組合邏輯電路的設(shè)計(jì)

1、組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)一實(shí)驗(yàn)?zāi)康囊粚?shí)驗(yàn)?zāi)康?、加深理解組合邏輯電路的工作原理。2、掌握組合邏輯電路的設(shè)計(jì)方法。3、掌握組合邏輯電路的功能測試方法。二二實(shí)驗(yàn)器材實(shí)驗(yàn)器材實(shí)驗(yàn)室提供的芯片：74LS00與非門、74LS86異或門，74LS54與或非門，實(shí)驗(yàn)室提供的實(shí)驗(yàn)箱。三實(shí)驗(yàn)任務(wù)及要求三實(shí)驗(yàn)任務(wù)及要求1、設(shè)計(jì)要求（1）用與非門和與或非門或者異或門設(shè)計(jì)一個(gè)半加器。（2）用與非門和與或非門或者異或門設(shè)計(jì)一個(gè)四位奇偶位判斷電路。2、

2、實(shí)驗(yàn)內(nèi)容（1）測試所用芯片的邏輯功能。（2）組裝所設(shè)計(jì)的組合邏輯電路，并驗(yàn)證其功能是否正確。三實(shí)驗(yàn)原理及說明三實(shí)驗(yàn)原理及說明1、簡述組合邏輯電路的設(shè)計(jì)方法。(1)分析實(shí)際情況是否能用邏輯變量來表示。(2)確定輸入、輸出邏輯變量并用邏輯變量字母表示，作出邏輯規(guī)定。(3)根據(jù)實(shí)際情況列出邏輯真值表。(4)根據(jù)邏輯真值表寫出邏輯表達(dá)式并化簡。(5)畫出邏輯電路圖，并標(biāo)明使用的集成電路和相應(yīng)的引腳。(6)根據(jù)邏輯電路圖焊接電路，調(diào)試并進(jìn)一步驗(yàn)證

3、邏輯關(guān)系是否與實(shí)際情況相符。2、寫出實(shí)驗(yàn)電路的設(shè)計(jì)過程，并畫出設(shè)計(jì)電路圖。(1)半加器的設(shè)計(jì)如果不考慮有來自低位的進(jìn)位將兩個(gè)1位二進(jìn)制數(shù)相加。A、B是兩個(gè)加數(shù)，S是相加的和，CO是向高位的進(jìn)位。邏輯表達(dá)式S=A’BA’B=A⊕B⊕BCO=ABCO=AB(2)設(shè)計(jì)一個(gè)四位奇偶位判斷電路。當(dāng)四位數(shù)中有奇數(shù)個(gè)1時(shí)輸出結(jié)果為1否則為0。0000000011001010011001001010100110001111100011001010100

4、10111110001101111101111102、寫出檢查芯片好壞的辦法。試連芯片，檢測芯片的輸入和輸出是否符合芯片的邏輯功能3、記錄所設(shè)計(jì)電路的測試結(jié)果。實(shí)驗(yàn)電路的測試結(jié)果與仿真結(jié)果一致。五實(shí)驗(yàn)總結(jié)五實(shí)驗(yàn)總結(jié)1、實(shí)驗(yàn)故障及解決方法實(shí)驗(yàn)2中74LS86芯片接反了，實(shí)驗(yàn)中未留意導(dǎo)致燒壞了，在實(shí)驗(yàn)中導(dǎo)致無法顯示出Y的狀態(tài)，得去換芯片，同時(shí)實(shí)驗(yàn)箱儀器的老化，高低水平狀態(tài)的顯示有所影響，有時(shí)只能顯示出低水平狀態(tài)，得換另外的狀態(tài)燈才行2、實(shí)驗(yàn)

5、體會實(shí)驗(yàn)中得提前檢查好導(dǎo)線的好壞，不然后續(xù)操作一旦出錯要檢查起來會比較麻煩，同時(shí)，盡量少用導(dǎo)線，能在同一個(gè)芯片上進(jìn)行的就用一個(gè)芯片。六思考題六思考題1、邏輯門電路不用的輸入端該如何處置？TTL與COMS有差別，但為了避免干擾及邏輯清晰，將多余的輸入端依據(jù)邏輯關(guān)系或接地或接電源端2.如何用兩個(gè)半加器和一個(gè)或門來實(shí)現(xiàn)全加器電路？全加器就是帶進(jìn)位相加，把圖里的AB對應(yīng)A，B，它的和輸出作為上一個(gè)半加器的下面的輸入，上面半加器的和輸出就是真正的