基于FPGA的直接數(shù)字頻率合成器的設(shè)計.pdf

1、直接數(shù)字頻率合成器(DDS)是一種采用全數(shù)字化技術(shù)實現(xiàn)的頻率合成器，它是以數(shù)字取樣技術(shù)為基礎(chǔ)，由相位累加器、ROM查找表、數(shù)模轉(zhuǎn)換器和低通濾波器構(gòu)成。直接數(shù)字頻率合成技術(shù)具有頻率切換速度快、頻率分辨率高、相位噪聲低、頻切換時相位連續(xù)等優(yōu)點，已成為現(xiàn)代頻率合成技術(shù)中的姣姣者。DDS技術(shù)廣泛應(yīng)用于航空航天、雷達、儀器儀表、電子對抗、通信等領(lǐng)域。
　　本文利用FPGA完成DDS的設(shè)計，DDS技術(shù)從相位概念出發(fā)，利用采樣定理，直接對參考信

2、號進行抽樣，得到不同的相位，然后通過數(shù)字計算技術(shù)產(chǎn)生對應(yīng)的電壓幅度，最后濾波平滑輸出所需頻率。通過對DDS的頻譜分析和仿真，可知實際DDS輸出的信號主要受相位截斷誤差、ROM幅度量化誤差和DAC的轉(zhuǎn)換誤差等因素的影響。對32位累加器的結(jié)構(gòu)進行了改進，采用流水線結(jié)構(gòu)，可以提高運算速度。在分析傳統(tǒng) DDS結(jié)構(gòu)的缺陷的基礎(chǔ)上，提出了 DDS的改進結(jié)構(gòu)。采用循環(huán)累加器結(jié)構(gòu)，以循環(huán)相位累加器的溢出信號作為其后地址信號發(fā)生器的時鐘信號，而不用累加器

3、的高位輸出作為地址。這樣可以從源頭上避免因舍掉余值而引起的頻率誤差。引入了地址信號發(fā)生器，通過對循環(huán)累加器的溢出脈沖信號計數(shù)來實現(xiàn)ROM查找表的尋址。所以ROM數(shù)據(jù)表中只需要8個采樣點的波形數(shù)據(jù)，比其他所有算法對ROM表數(shù)據(jù)的壓縮效果都好，且不丟失信號信息，算法簡單。只要改變ROM查找表中的數(shù)據(jù)，就可以方便的產(chǎn)生各種周期波形。并設(shè)計了相應(yīng)的外圍電路，DAC轉(zhuǎn)換電路和低通濾波器。
　　用Matlab軟件仿真分析了DDS的頻譜，用VH