集成電路中的芯片數(shù)量按照摩爾定律預(yù)測(cè)的速度飛速發(fā)展在集成電路的設(shè)計(jì)中需要尋求新的互連技術(shù)三維集成電路TSV硅通孔技術(shù)引起了廣泛關(guān)注。三維集成電路提出了一種全新的提高IC集成度的方法而TSV硅通孔技術(shù)作為一種全新的互連技術(shù)在三維集成電路中有著非常重要的作用...
下載價(jià)格：5 賞幣 / 發(fā)布人： 回首 / 發(fā)布時(shí)間：2024-03-09 / 4人氣
隨著集成電路工藝進(jìn)入納米尺寸，芯片功耗成為一個(gè)越來越重要的設(shè)計(jì)因素。根據(jù)最新的研究1表明，相對(duì)專用集成電路APPLICATIONSPECIFICINTEGRATEDCIRCUIT，ASIC，現(xiàn)場(chǎng)可編程門陣列器件FIELDPROGRAMMABLEGATEARRAY，F(xiàn)PGA實(shí)現(xiàn)相同功能電路的動(dòng)態(tài)功耗是其7～14倍，靜態(tài)功...
下載價(jià)格：5 賞幣 / 發(fā)布人： 抱緊你的呵護(hù) / 發(fā)布時(shí)間：2024-03-09 / 3人氣
隨著制造工藝的發(fā)展，功耗成為集成電路設(shè)計(jì)中的一個(gè)十分關(guān)鍵的問題，傳統(tǒng)的低功耗設(shè)計(jì)主要圍繞動(dòng)態(tài)功耗的估計(jì)和優(yōu)化展開。進(jìn)入深亞微米工藝后，出現(xiàn)了很多新的功耗問題，例如漏電流的迅猛增長(zhǎng)引起了一系列新問題的產(chǎn)生。本文主要研究漏電流的估計(jì)和優(yōu)化以及與之相關(guān)...
下載價(jià)格：5 賞幣 / 發(fā)布人： 束縛 / 發(fā)布時(shí)間：2024-03-09 / 10人氣
點(diǎn)擊查看更多“MCU低功耗設(shè)計(jì)技術(shù)及其功耗分析.pdf”精彩內(nèi)容。
下載價(jià)格：5 賞幣 / 發(fā)布人： 歲月那么長(zhǎng) / 發(fā)布時(shí)間：2024-03-10 / 5人氣
低功耗設(shè)計(jì)方法,,內(nèi)容,CMOS電路的功耗來源影響功耗的因素低功耗設(shè)計(jì)方法工藝級(jí)的優(yōu)化技術(shù)版圖和晶體管級(jí)的優(yōu)化技術(shù)RTL級(jí)和邏輯級(jí)的優(yōu)化技術(shù)系統(tǒng)級(jí)的優(yōu)化技術(shù)采用HDL的低功耗設(shè)計(jì)流程,CMOS電路的功耗來源,在數(shù)字CMOS電路中，功耗是由三部分構(gòu)成的PTOTALPDYNAMICPSHORT...
下載價(jià)格：4 賞幣 / 發(fā)布人： 畢業(yè)設(shè)計(jì) / 發(fā)布時(shí)間：2024-01-06 / 5人氣
西安電子科技大學(xué)碩士學(xué)位論文TSV功耗建模與3DNOC功耗分析作者江鵬導(dǎo)N蔡覺平教授學(xué)科微電子學(xué)與固體電子學(xué)中國(guó)西安2012年1月TSVPOWERMODELAND3DNOCPOWERCONSUMPTIONANALYSISL●，ADISSERTATIONSUBMITTEDTOXIDIANUNIVERSITYINCANDIDACYFORTHEDEGREEOFMASTERINMICROELE...
下載價(jià)格：5 賞幣 / 發(fā)布人： 如同昨日 / 發(fā)布時(shí)間：2024-03-10 / 9人氣
近年來，處理器的性能依然遵循摩爾定律不斷提高，功耗也隨之增加。各類便攜智能終端和移動(dòng)通訊設(shè)備迅速普及，人們對(duì)移動(dòng)計(jì)算的要求越來越高。這些移動(dòng)計(jì)算設(shè)備通常采用電池作為重要的電力來源，而電池技術(shù)近年來沒有重大突破。如何降低功耗，以便在有限的體積、重量...
下載價(jià)格：5 賞幣 / 發(fā)布人： 停杯 / 發(fā)布時(shí)間：2024-03-10 / 11人氣
近40年來，集成電路工業(yè)一直依循莫爾定律而發(fā)展，即集成電路的規(guī)模每三年翻兩番。作為集成電路最新技術(shù)的代表，SOCSYSTEMONCHIP，片上系統(tǒng)已經(jīng)成為集成電路設(shè)計(jì)領(lǐng)域的研究熱點(diǎn)并得到越來越廣泛的應(yīng)用。深亞微米工藝SOC芯片設(shè)計(jì)除了要考慮傳統(tǒng)的性能和成本的要求并得...
下載價(jià)格：5 賞幣 / 發(fā)布人： 披血男巫 / 發(fā)布時(shí)間：2024-03-10 / 4人氣
復(fù)旦大學(xué)碩士學(xué)位論文低功耗物理設(shè)計(jì)姓名郭小川申請(qǐng)學(xué)位級(jí)別碩士專業(yè)電子與通信工程指導(dǎo)教師曾曉洋20070526摘要在20世紀(jì)，IC設(shè)計(jì)者主要關(guān)注速度、面積、成本、可靠性，其次才是功耗。而進(jìn)入21世紀(jì)，無線通訊產(chǎn)品和掌上電腦類便攜產(chǎn)品需要有限的電池容量可以支持盡可...
下載價(jià)格：5 賞幣 / 發(fā)布人： 提詞深情喂風(fēng) / 發(fā)布時(shí)間：2024-03-10 / 5人氣
該文首先從系統(tǒng)結(jié)構(gòu)的角度對(duì)嵌入式系統(tǒng)的存儲(chǔ)層次的功耗進(jìn)行研究分析研究了兩類流行的系統(tǒng)級(jí)功耗優(yōu)化方法代碼壓縮和CACHING并在此基礎(chǔ)上提出了改進(jìn)的LOOPTABLE功耗優(yōu)化方法代碼壓縮方法通過對(duì)程序目標(biāo)代碼進(jìn)行重新編碼來減小程序所占用的存儲(chǔ)器尺寸減小訪存帶寬降低...
下載價(jià)格：5 賞幣 / 發(fā)布人： 智者 / 發(fā)布時(shí)間：2024-03-09 / 6人氣
點(diǎn)擊查看更多“CMOS VLSI電路的功耗分析及低功耗設(shè)計(jì)研究.pdf”精彩內(nèi)容。
下載價(jià)格：5 賞幣 / 發(fā)布人： 青絲盼 / 發(fā)布時(shí)間：2024-03-10 / 6人氣
本論文研究和分析了低功耗設(shè)計(jì)技術(shù)的背景、功耗的組成和降低功耗的方法途徑。目前主要是通過降低工作電壓、降低電容和減小活動(dòng)性來達(dá)到降低功耗的目的。低功耗設(shè)計(jì)大致分為系統(tǒng)結(jié)構(gòu)級(jí)、寄存器傳輸級(jí)、門級(jí)、電路級(jí)四個(gè)層次，按照自頂向下的電路設(shè)計(jì)方法，在不同設(shè)計(jì)...
下載價(jià)格：5 賞幣 / 發(fā)布人： 空曠 / 發(fā)布時(shí)間：2024-03-10 / 4人氣
密碼模塊部分是信息安全系統(tǒng)的關(guān)鍵部件，其安全性的高低直接關(guān)乎整個(gè)信息系統(tǒng)的安全。21世紀(jì)以前的大部分時(shí)間，對(duì)密碼模塊的攻擊主要集中在數(shù)學(xué)分析上，主要是是以線性攻擊和差分攻擊為代表的傳統(tǒng)密碼分析方法，通過利用密碼算法的統(tǒng)計(jì)特性，通過分析所選擇的明密文...
下載價(jià)格：5 賞幣 / 發(fā)布人： 妄手摘圖星 / 發(fā)布時(shí)間：2024-03-09 / 6人氣
1/4低功耗數(shù)字壓力表數(shù)字壓力表結(jié)合了微處理技術(shù)和先進(jìn)的模數(shù)轉(zhuǎn)換算法,達(dá)到高精度、低功耗的要求大屏幕液晶顯示技術(shù)，獨(dú)特的背景燈技術(shù)，使數(shù)據(jù)在夜晚也能清晰易讀。采用進(jìn)口芯片，對(duì)儀表數(shù)據(jù)采集、記憶、測(cè)量保持峰值,手動(dòng)回零。外殼采用不銹鋼全密封,耐腐蝕、抗震...
下載價(jià)格：3 賞幣 / 發(fā)布人： 兩難 / 發(fā)布時(shí)間：2024-05-22 / 0人氣
磁力軸承是利用磁力作用將轉(zhuǎn)子懸浮于空間，使轉(zhuǎn)子與定子之間沒有機(jī)械接觸的一種高性能軸承。已被廣泛用于機(jī)械加工、航空航天、真空技術(shù)等領(lǐng)域，被公認(rèn)為是具有廣泛應(yīng)用前景的新型軸承。磁力軸承在工作過程產(chǎn)生的功耗導(dǎo)致磁懸浮轉(zhuǎn)子溫度升高，而磁懸浮轉(zhuǎn)子的溫升問題...
下載價(jià)格：5 賞幣 / 發(fā)布人： 因果 / 發(fā)布時(shí)間：2024-03-11 / 7人氣
高速模數(shù)轉(zhuǎn)換器是一些系統(tǒng)中至為關(guān)鍵的模塊，如磁盤驅(qū)動(dòng)讀寫系統(tǒng)，超寬帶UWB，ULTRAWIDEB通信系統(tǒng)和光纖通信等，在這些系統(tǒng)中需要高采樣率和中低分辨率的ADC。同時(shí)，低功耗設(shè)計(jì)也是ADC設(shè)計(jì)中一個(gè)非常重要的方面。在所有的高速ADC中，全并行FLASHADC由于其優(yōu)越的高速...
下載價(jià)格：5 賞幣 / 發(fā)布人： 你個(gè)廢物 / 發(fā)布時(shí)間：2024-03-11 / 19人氣
該文的研究背景是為面向低功耗的SOC系統(tǒng)設(shè)計(jì)中的體系結(jié)構(gòu)優(yōu)化和軟件編譯器優(yōu)化提供支持從這個(gè)角度出發(fā)該文提出了一種包含指令級(jí)功耗模型和部件級(jí)功耗模型在內(nèi)的兩層系統(tǒng)級(jí)功耗模型部件級(jí)功耗模型是系統(tǒng)級(jí)功耗模型的基礎(chǔ)它根據(jù)部件的結(jié)構(gòu)信息自底向上的計(jì)算各個(gè)部件的...
下載價(jià)格：5 賞幣 / 發(fā)布人： 無力反抗 / 發(fā)布時(shí)間：2024-03-10 / 8人氣
在電子技術(shù)飛速發(fā)展的今天，VLSI系統(tǒng)規(guī)模越來越大，集成度越來越高，功耗的影響越來越被人們所重視。尤其是便攜式設(shè)備的廣泛流行，由于電池的限制，要想有較長(zhǎng)的使用時(shí)間，就必須考慮低功耗的問題。另一方面OFDM技術(shù)在通訊領(lǐng)域中廣泛應(yīng)用，由于它能夠非常有效的對(duì)抗...
下載價(jià)格：5 賞幣 / 發(fā)布人： 反復(fù)回蕩 / 發(fā)布時(shí)間：2024-03-12 / 11人氣
不斷縮小的工藝尺寸和超高的集成度使得集成在芯片上的晶體管數(shù)目急劇增加、功能越來越復(fù)雜給VLSI測(cè)試帶來了更加嚴(yán)峻的挑戰(zhàn)。測(cè)試數(shù)據(jù)量大和測(cè)試功耗高是VLSI測(cè)試中的兩大主要問題它們已經(jīng)嚴(yán)重影響了測(cè)試成本研究高壓縮率、低測(cè)試功耗的測(cè)試方法對(duì)降低測(cè)試成本十分重...
下載價(jià)格：5 賞幣 / 發(fā)布人： 我心非石 / 發(fā)布時(shí)間：2024-03-07 / 9人氣
本文概述了研究課題的背景。介紹了低功耗技術(shù)是集成電路設(shè)計(jì)的重要研究方向之一，也是論文在研究課題選擇的重要依據(jù)。接著詳細(xì)分析CMOS功耗的來源，并得出動(dòng)態(tài)功耗是主要的功耗來源。隨后深入分析了低功耗技術(shù)的現(xiàn)狀首先從原理上分析實(shí)現(xiàn)低功耗設(shè)計(jì)的理論方法，得出...
下載價(jià)格：5 賞幣 / 發(fā)布人： 臭臉 / 發(fā)布時(shí)間：2024-03-10 / 4人氣
copyright@ 2011-2023 聯(lián)系方式qq：9411152
本站所有資料均屬于原創(chuàng)者所有，僅提供參考和學(xué)習(xí)交流之用，請(qǐng)勿用做其他用途，轉(zhuǎn)載必究！如有侵犯您的權(quán)利請(qǐng)聯(lián)系本站，一經(jīng)查實(shí)我們會(huì)立即刪除相關(guān)內(nèi)容!
機(jī)械圖紙?jiān)创a,實(shí)習(xí)報(bào)告等文檔下載
備案號(hào)：浙ICP備20018660號(hào)
