面向固態(tài)盤的低密度奇偶校驗(yàn)碼檢糾錯(cuò)方法研究.pdf

1、糾錯(cuò)碼是保證固態(tài)盤內(nèi)部數(shù)據(jù)可靠性的關(guān)鍵技術(shù)之一。隨著閃存制造工藝的進(jìn)步，閃存內(nèi)部噪聲干擾和數(shù)據(jù)出錯(cuò)率隨之增加。低密度奇偶校驗(yàn)碼（LDPC：Low Density Parity Check Code）作為固態(tài)盤糾錯(cuò)碼其糾錯(cuò)性能如不能充分發(fā)揮，將會(huì)影響固態(tài)盤性能和能耗開銷：一方面，LDPC譯碼過程采用的已有閃存單元閾值電壓感知算法并未最大限度的減少電壓感知次數(shù)，從而影響固態(tài)盤性能的提升；另一方面，已有的LDPC作為固態(tài)盤糾錯(cuò)碼研究沒有考慮閃

2、存數(shù)據(jù)的出錯(cuò)特點(diǎn)，不能充分發(fā)揮LDPC的糾錯(cuò)能力和提升固態(tài)盤性能。本文從閃存單元閾值電壓感知優(yōu)化、檢錯(cuò)碼和糾錯(cuò)碼結(jié)合、減少糾錯(cuò)碼的糾錯(cuò)冗余問題等三個(gè)方面進(jìn)行了深入研究。
　　根據(jù)閃存單元相鄰電壓概率密度函數(shù)圖形交叉區(qū)域內(nèi)熵值的分布特點(diǎn)，提出了一種新的電壓感知算法NSOR（Nonuniform Sensing in Overlapped Region），主要降低閃存單元的閾值電壓感知次數(shù)，提升固態(tài)盤的讀性能和降低讀能耗。低密度奇偶校

3、驗(yàn)碼譯碼過程所需的初始信息需要對(duì)閃存單元的閾值電壓進(jìn)行感知。傳統(tǒng)的閃存閾值電壓感知算法未考慮單元電壓概率密度函數(shù)圖形交叉區(qū)域內(nèi)不同電壓熵值。通過對(duì)交叉區(qū)域內(nèi)的熵值計(jì)算分析，發(fā)現(xiàn)電壓熵值分布呈現(xiàn)中間低兩頭高的馬鞍形，提出根據(jù)不同電壓熵值采用不同粒度的電壓感知操作。實(shí)驗(yàn)表明，相比已有的電壓感知算法，NSOR電壓感知次數(shù)減少約20％，而LDPC糾錯(cuò)性能并未下降，同時(shí)提升了固態(tài)盤的讀性能，降低了讀能耗。
　　根據(jù)閃存數(shù)據(jù)出錯(cuò)特點(diǎn)提出了CD

4、F-LDPC（CRC Detect First LDPC）糾錯(cuò)方法，主要目的是提升固態(tài)盤的讀性能。本文首次將CRC和LDPC相結(jié)合的方式應(yīng)用到固態(tài)盤中。閃存的早期階段，讀取數(shù)據(jù)時(shí)，利用CRC檢測(cè)出無錯(cuò)頁(yè)并直接讀取，僅對(duì)有錯(cuò)頁(yè)進(jìn)行LDPC譯碼糾錯(cuò)。論文還利用固態(tài)盤空閑時(shí)間對(duì)滿寫塊提前使用CRC檢錯(cuò)，同時(shí)利用并行性加速閃存頁(yè)的檢錯(cuò)操作，并給出了LDPC代替CDF-LDPC的閾值范圍。實(shí)驗(yàn)表明，對(duì)于讀為主負(fù)載，CDF-LDPC算法相比LDPC

5、讀性能可提升40%以上。
　　根據(jù)閃存數(shù)據(jù)出錯(cuò)特點(diǎn)和多碼率LDPC的糾錯(cuò)性能差異，提出了多碼率LDPC自適應(yīng)糾錯(cuò)算法，主要解決單一碼率LDPC引起的糾錯(cuò)冗余問題。固態(tài)盤主要參考最壞情況下的出錯(cuò)率，通常采用單一碼率最強(qiáng)糾錯(cuò)性能的LDPC碼進(jìn)行糾錯(cuò)。在閃存早期階段，數(shù)據(jù)出錯(cuò)率極低，使得LDPC碼的糾錯(cuò)性能不能被充分發(fā)揮，出現(xiàn)糾錯(cuò)冗余。論文提出在閃存不同階段使用不同碼率LDPC進(jìn)行糾錯(cuò)，解決閃存使用單一碼率LDPC的糾錯(cuò)冗余問題。實(shí)驗(yàn)表