SRAM型FPGA的可重構(gòu)容錯(cuò)結(jié)構(gòu)研究.pdf

1、SRAM型FPGA對(duì)輻射或電離等工作環(huán)境十分敏感，在可靠性要求較高的場(chǎng)合，必須應(yīng)用容錯(cuò)技術(shù)來(lái)確保系統(tǒng)的正確運(yùn)行。冗余是為提高可靠性普遍采用的方法，三模冗余是最常用的硬件冗余技術(shù)。但此類靜態(tài)的容錯(cuò)設(shè)計(jì)方法代價(jià)太高，因此本文提出了基于FPGA動(dòng)態(tài)可重構(gòu)的容錯(cuò)方法，主要內(nèi)容如下:
　　(1)根據(jù)瞬態(tài)錯(cuò)誤概率的高低來(lái)動(dòng)態(tài)控制系統(tǒng)的冗余程度。在錯(cuò)誤率低的時(shí)候，系統(tǒng)采用雙備份比較，具有較低的面積開銷和功耗;在錯(cuò)誤率高的時(shí)候，系統(tǒng)切換到三模冗余

2、排除單個(gè)錯(cuò)誤的影響。本文采用基于Proxy Logic和EAPR的設(shè)計(jì)方法，以ISCAS'85benchmark電路中的大型代表電路為驗(yàn)證模塊，敘述了可重構(gòu)容錯(cuò)的實(shí)現(xiàn)過(guò)程，之后重點(diǎn)驗(yàn)證了這種動(dòng)態(tài)的容錯(cuò)設(shè)計(jì)方法和其它靜態(tài)容錯(cuò)方法相比，在面積和功耗上的優(yōu)勢(shì)。
　　(2)為進(jìn)一步降低冗余帶來(lái)的功率消耗，利用低字節(jié)出現(xiàn)錯(cuò)誤并不影響某些數(shù)字系統(tǒng)性能的特點(diǎn)，本文提出一種近似加法器的結(jié)構(gòu)并進(jìn)行了其性能驗(yàn)證，而后提出了基于近似加法器的可重構(gòu)容錯(cuò)結(jié)