兼容PIC16F62X指令集的8位MCU IP核的研究與設(shè)計(jì).pdf_第1頁(yè)
已閱讀1頁(yè)，還剩71頁(yè)未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、本文主要描述了一個(gè)8位的微控制器IP核的研究與設(shè)計(jì)，該IP核與PIC16F62X的指令集相兼容。由于采用精簡(jiǎn)指令集，指令只有35條，且指令格式簡(jiǎn)單、字長(zhǎng)固定，因此簡(jiǎn)化了譯碼電路的結(jié)構(gòu)，降低了設(shè)計(jì)的功耗，并且降低了實(shí)現(xiàn)的難度。另外，該MCU IP核采用了數(shù)據(jù)總線和指令總線相互分離的哈佛結(jié)構(gòu)，并且將指令的執(zhí)行過(guò)程分為取指令和執(zhí)行指令兩級(jí)流水線，使得大部分指令可以在一個(gè)指令周期內(nèi)完成，從而提高了指令的執(zhí)行速度。
　　 本文對(duì)該MCU

2、IP核的系統(tǒng)結(jié)構(gòu)、指令集以及指令執(zhí)行時(shí)序進(jìn)行深入的分析，并且給出了該IP核的具體設(shè)計(jì)。該IP采用自頂向下的設(shè)計(jì)策略，首先對(duì)MCU進(jìn)行系統(tǒng)級(jí)規(guī)劃和子模塊的劃分；然后利用硬件描述語(yǔ)言Verilog HDL對(duì)各個(gè)模塊進(jìn)行描述，并用各個(gè)子模塊組裝成整個(gè)MCU IP核；最后對(duì)所設(shè)計(jì)的MCU IP核在Modelsim工具下進(jìn)行了動(dòng)態(tài)模擬仿真，并且利用FPGA對(duì)IP進(jìn)行了原型驗(yàn)證，驗(yàn)證結(jié)果表明：所設(shè)計(jì)的MCU IP核能夠正確的執(zhí)行所有的指令，并且正常

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論