新型溝槽LDMOS和N型覆蓋層超結(jié)LDMOS設(shè)計(jì).pdf

1、隨著功率集成電路（Power Integrated Circuit，PIC）的發(fā)展，橫向雙擴(kuò)散 MOS器件（Lateral Double-Diffused Metal Oxide Semiconductor，LDMOS）以其開(kāi)關(guān)功耗小、頻率特性好以及可以與 CMOS低壓電路工藝兼容等優(yōu)良特性而被廣泛應(yīng)用于功率集成電路中，但由于其存在擊穿電壓與比導(dǎo)通電阻之間的所謂“硅極限”矛盾關(guān)系而限制了其發(fā)展。如何設(shè)計(jì)出能夠承受高擊穿電壓同時(shí)具有低比導(dǎo)

2、通電阻的LDMOS器件成為研究者們關(guān)注的方向。與此同時(shí)，超結(jié)的出現(xiàn)打破了傳統(tǒng)器件的“硅極限”關(guān)系，但應(yīng)用于橫向功率器件時(shí)又存在襯底輔助耗盡效應(yīng)而使擊穿電壓降低。因此，如何消除橫向超結(jié)器件中的襯底輔助耗盡效應(yīng)，提高器件的擊穿電壓也成為研究者們關(guān)注的重點(diǎn)。
　　本文的主要工作包括以下三個(gè)方面：
　　首先，本論文提出了具有低介電系數(shù)溝槽新型硅基LDMOS結(jié)構(gòu)（Low Dielectric coefficient Trench LD

3、MOS，LDT-LDMOS），該結(jié)構(gòu)將漂移區(qū)表面通過(guò)溝槽折疊,并利用低介電系數(shù)的介質(zhì)填充,溝槽介質(zhì)相對(duì)低的介電系數(shù)提高了漂移區(qū)的擊穿電壓,同時(shí)由于溝槽占用了漂移區(qū)中的一部分面積,根據(jù)RESURF原理,由于溝槽使得漂移區(qū)的面積減小而將漂移區(qū)濃度提高,降低了器件的比導(dǎo)通電阻。利用三維仿真軟件ISE-TCAD分析表明,當(dāng)漂移區(qū)長(zhǎng)度均為3.5μm，分別以SiO2和空隙作為溝槽填充介質(zhì)時(shí)，LDT-LDMOS的擊穿電壓分別為134.4V和149.4

4、V，較常規(guī)的LDMOS的擊穿電壓83.5V，分別提高了61％和78.9％；LDT-LDMOS的比導(dǎo)通電阻分別為2.58mΩ.cm2和2.47mΩ.cm2，較常規(guī)LDMOS結(jié)構(gòu)的3.44mΩ.cm2分別降低了25％和28.2％。由于LDT-LDMOS的單位耐壓量分別達(dá)到了38.4V/μm和42.7V/μm，超過(guò)傳統(tǒng)硅器件的30V/μm，突破了“硅極限”，減小了器件表面積,使得器件集成度得以提高。
　　其次，本論文提出了具有N型覆蓋層

5、的新型硅基超結(jié)LDMOS結(jié)構(gòu)（N Covered SJ LDMOS），該結(jié)構(gòu)針對(duì)襯底輔助耗盡效應(yīng)，在常規(guī)超結(jié)LDMOS漂移區(qū)的P型柱區(qū)上通過(guò)離子注入或擴(kuò)散形成一層N型覆蓋層。器件反偏時(shí)通過(guò)N型覆蓋層耗盡部分P型柱區(qū),使超結(jié)區(qū)N型柱區(qū)和P型柱區(qū)達(dá)到電荷平衡，消除了襯底輔助耗盡效應(yīng)，從而提高了器件的擊穿電壓。同時(shí),當(dāng)器件開(kāi)啟時(shí)，N型覆蓋層提供了一條額外的導(dǎo)電通道，從而降低了器件的比導(dǎo)通電阻。利用軟件ISE-TCAD仿真分析得出,當(dāng)漂移區(qū)長(zhǎng)度

6、均為5μm時(shí)，N型覆蓋層超結(jié)LDMOS的擊穿電壓為119V，較常規(guī)的LDMOS的擊穿電壓103V，常規(guī)超結(jié)LDMOS的擊穿電壓55V，分別提高了15.5％和116.3％。N Covered SJ-LDMOS結(jié)構(gòu)的比導(dǎo)通電阻為1.58mΩ.cm2，較常規(guī)LDMOS和常規(guī)超結(jié)LDMOS的2.6mΩ.cm2和1.9mΩ.cm2，分別降低了39.2％和16.8％。
　　最后，本論文針對(duì)以上提出的兩種新結(jié)構(gòu)與傳統(tǒng)結(jié)構(gòu)的不同，提出在傳統(tǒng)器件制