高性能ALU部件的時(shí)序和功耗優(yōu)化.pdf

1、性能和功耗是評(píng)價(jià)一款芯片優(yōu)良的重要指標(biāo)。隨著芯片的集成度越來越高，工藝的特征尺寸越來越小，使得芯片設(shè)計(jì)的復(fù)雜程度成倍增長(zhǎng)，導(dǎo)致芯片物理設(shè)計(jì)的工作壓力越來越大。同時(shí)，電壓降、串?dāng)_、繞線、擁塞等因素對(duì)于芯片性能和功耗的影響越來越大，這些因素對(duì)芯片性能和功耗優(yōu)化工作提出了新的挑戰(zhàn)。
　　本文對(duì) FT-DX芯片 ALU部件的固化設(shè)計(jì)做了細(xì)致的研究，為了縮短設(shè)計(jì)周期，并且取得較好的時(shí)序結(jié)果，對(duì)AL U部件的物理設(shè)計(jì)采用了半定制設(shè)計(jì)方法，使用

2、腳本結(jié)合EDA工具完成初步優(yōu)化，對(duì)其中的關(guān)鍵路徑和局部時(shí)鐘樹重構(gòu)做了手工的優(yōu)化。通過本文方法的優(yōu)化，ALU部件的時(shí)序結(jié)果與單純使用E DA工具進(jìn)行優(yōu)化的結(jié)果相比，時(shí)序優(yōu)化了31％，消除了97%的建立時(shí)間檢查違反路徑，迭代周期縮減了約50%。
　　本文對(duì)掃描鏈在物理設(shè)計(jì)中的影響進(jìn)行了深入分析。為了減小掃描鏈路占用的布局資源，減小測(cè)試模式下掃描鏈路的時(shí)序違反和功耗，本文提出了一種結(jié)合掃描單元物理位置信息的掃描鏈定序方法。此方法通過減少

3、掃描鏈路中插入的緩沖器數(shù)目和減少繞線，合理排列掃描單元連接順序，來達(dá)到降低掃描鏈路占用的布線資源，減少測(cè)試模式下掃描鏈路保持時(shí)間檢查違反和降低測(cè)試模式下掃描鏈路功耗的目的，并對(duì)傳統(tǒng)的物理設(shè)計(jì)流程進(jìn)行了改進(jìn)。結(jié)合 FT-DX芯片的ALU部件，對(duì)本文方法進(jìn)行了實(shí)踐檢驗(yàn)，結(jié)果證明，本文的掃描鏈定序方法與傳統(tǒng)方法相比，測(cè)試功耗降低了1.12%，總時(shí)序優(yōu)化了4.1%。
　　本文提出了一種通過縮減非關(guān)鍵路徑上單元尺寸來降低功耗、減小保持時(shí)間檢