高性能ALU部件的時序和功耗優(yōu)化.pdf

1、性能和功耗是評價一款芯片優(yōu)良的重要指標(biāo)。隨著芯片的集成度越來越高，工藝的特征尺寸越來越小，使得芯片設(shè)計的復(fù)雜程度成倍增長，導(dǎo)致芯片物理設(shè)計的工作壓力越來越大。同時，電壓降、串?dāng)_、繞線、擁塞等因素對于芯片性能和功耗的影響越來越大，這些因素對芯片性能和功耗優(yōu)化工作提出了新的挑戰(zhàn)。
　　本文對 FT-DX芯片 ALU部件的固化設(shè)計做了細(xì)致的研究，為了縮短設(shè)計周期，并且取得較好的時序結(jié)果，對AL U部件的物理設(shè)計采用了半定制設(shè)計方法，使用

2、腳本結(jié)合EDA工具完成初步優(yōu)化，對其中的關(guān)鍵路徑和局部時鐘樹重構(gòu)做了手工的優(yōu)化。通過本文方法的優(yōu)化，ALU部件的時序結(jié)果與單純使用E DA工具進行優(yōu)化的結(jié)果相比，時序優(yōu)化了31％，消除了97%的建立時間檢查違反路徑，迭代周期縮減了約50%。
　　本文對掃描鏈在物理設(shè)計中的影響進行了深入分析。為了減小掃描鏈路占用的布局資源，減小測試模式下掃描鏈路的時序違反和功耗，本文提出了一種結(jié)合掃描單元物理位置信息的掃描鏈定序方法。此方法通過減少

3、掃描鏈路中插入的緩沖器數(shù)目和減少繞線，合理排列掃描單元連接順序，來達到降低掃描鏈路占用的布線資源，減少測試模式下掃描鏈路保持時間檢查違反和降低測試模式下掃描鏈路功耗的目的，并對傳統(tǒng)的物理設(shè)計流程進行了改進。結(jié)合 FT-DX芯片的ALU部件，對本文方法進行了實踐檢驗，結(jié)果證明，本文的掃描鏈定序方法與傳統(tǒng)方法相比，測試功耗降低了1.12%，總時序優(yōu)化了4.1%。
　　本文提出了一種通過縮減非關(guān)鍵路徑上單元尺寸來降低功耗、減小保持時間檢