YHFT-XDSP高性能浮點ALU的設(shè)計優(yōu)化與驗證.pdf

1、以浮點計算為主的高性能科學(xué)計算已成為科技進步的重要推動力，但浮點計算性能仍然是高性能通用DSP的重要瓶頸，研制具有高浮點計算性能的通用DSP具有重要意義。本課題來源于64位多核YHFT-XDSP，主頻為1.25GHz。
　　本文設(shè)計的浮點ALU單元是 YHF T-XDSP的關(guān)鍵運算部件，其實現(xiàn)的31條浮點指令占該DSP浮點指令總數(shù)的70％，而且實現(xiàn)結(jié)構(gòu)較為復(fù)雜。據(jù)S.F.Oberman的研究顯示，該類單元計算量占處理器浮點計算總量

2、55%以上，對整個DSP的浮點運算性能起著關(guān)鍵作用。本文的研究工作主要圍繞浮點ALU單元的設(shè)計、實現(xiàn)、優(yōu)化和驗證等，主要工作和創(chuàng)新點如下：
　　1、設(shè)計了浮點 ALU單元的指令集和總體結(jié)構(gòu)。針對YHFT-XDSP的性能要求，對應(yīng)用算法進行了研究，設(shè)計了浮點ALU單元的指令集和總體結(jié)構(gòu)。通過對指令實現(xiàn)算法分析，我們將浮點ALU單元指令分為浮點加法、浮點轉(zhuǎn)換、查表操作和特殊運算四大類，采用四個模塊實現(xiàn)。
　　2、完成了浮點 AL

3、 U單元的詳細(xì)設(shè)計和實現(xiàn)。研究了當(dāng)前主流的雙通路浮點加法算法，通過對現(xiàn)有單通路浮點加法器進行精簡、雙通路改造、邏輯調(diào)整和流水站的重新劃分，實現(xiàn)了優(yōu)化的低延遲3級流水浮點加法模塊；單獨設(shè)計實現(xiàn)了浮點轉(zhuǎn)換模塊，使浮點轉(zhuǎn)換指令和浮點ALU單元的整體性能得到很大提升；同時還完成了查表操作模塊、特殊運算模塊的結(jié)構(gòu)設(shè)計和實現(xiàn)。
　　3、對浮點AL U單元進行了時序和面積的優(yōu)化與綜合。初始的RT L實現(xiàn)在時序和性能方面并未達到Y(jié)HF T-XDS

4、P的設(shè)計要求，我們通過結(jié)構(gòu)調(diào)整、分站處理、邏輯復(fù)用與預(yù)測、低功耗等方面對單元進行優(yōu)化，綜合結(jié)果證明，浮點ALU單元的最終性能和面積達到了設(shè)計要求。在40nm工藝下綜合，滿足450ps時鐘約束，關(guān)鍵路徑延時相比上一代芯片和XDSP分別減少了30.6%和8.7%，電路總面積31348.1615。
　　4、對浮點 AL U單元進行了全面的功能驗證。為保證該單元功能的正確性，我們運用了模擬驗證、形式化驗證和硬件仿真等多種驗證方法，通過各層