高性能DSP內(nèi)核二級(jí)Cache的時(shí)序優(yōu)化.pdf

1、YHFT-XX是一款由國防科技大學(xué)自主研發(fā)的高性能八核DSP（Digital Signal Processor）芯片，其內(nèi)核的性能要求是在Worst Corner下獲得1GHz的高頻設(shè)計(jì)目標(biāo)。作為整個(gè)內(nèi)核的緩存存儲(chǔ)中心，二級(jí)Cache占一個(gè)內(nèi)核總面積的一半左右，因此該模塊的設(shè)計(jì)將嚴(yán)重影響到整個(gè) DSP內(nèi)核的時(shí)序收斂。本文對(duì) YHFT-XX DSP內(nèi)核中的二級(jí)Cache模塊進(jìn)行了物理設(shè)計(jì)時(shí)序優(yōu)化，主要研究工作分為以下三點(diǎn)：
　　1）

2、針對(duì)二級(jí)Cache中數(shù)據(jù)存儲(chǔ)體部分占用面積較大、SRAM數(shù)量較多的特點(diǎn)，對(duì)該部分進(jìn)行固化設(shè)計(jì)。數(shù)據(jù)存儲(chǔ)體的固化過程，分別從三個(gè)方面著手：第一是在布局方面，調(diào)整數(shù)據(jù)存儲(chǔ)體的布局結(jié)構(gòu)，對(duì)矩形和側(cè)凹形布局方案進(jìn)行對(duì)比。實(shí)驗(yàn)結(jié)果表明，側(cè)凹形的布局方案在布線資源的分配和關(guān)鍵路徑的優(yōu)化方面具有較高的優(yōu)越性。第二是對(duì)時(shí)鐘樹設(shè)計(jì)，對(duì)比了自動(dòng)時(shí)鐘樹綜合、手動(dòng)時(shí)鐘樹設(shè)計(jì)和多時(shí)鐘源設(shè)計(jì)三種時(shí)鐘樹結(jié)構(gòu)。分析結(jié)果表明多時(shí)鐘源設(shè)計(jì)方法，時(shí)鐘結(jié)構(gòu)最簡單、占用的布線資

3、源最少，且能平衡宏模塊建立時(shí)間和保持時(shí)間之間的關(guān)系。第三是寄存器組的替換。根據(jù)數(shù)據(jù)輸出規(guī)整化的特點(diǎn)，用16位位寬的脈沖觸發(fā)器代替16位位寬的寄存器組，利用負(fù)的建立時(shí)間使內(nèi)部re g2re g路徑時(shí)序優(yōu)化了12.2％，re g2o ut的絕對(duì)路徑延時(shí)縮短了40p s，并使總功耗優(yōu)化了12%。
　　2）針對(duì)二級(jí)Cache控制器中存在大量寄存器（寄存器約占標(biāo)準(zhǔn)單元總數(shù)的20%）的特點(diǎn)，對(duì)行為級(jí)代碼的流水結(jié)構(gòu)進(jìn)行分析。根據(jù)分析結(jié)果，對(duì)宏模

4、塊和大數(shù)據(jù)位寬的寄存器組進(jìn)行手動(dòng)處理，并將部分reg2o ut的寄存器組向輸出端口處拉近。在其內(nèi)部還存在幾組寄存器陣列，根據(jù)延時(shí)模型采用電路設(shè)計(jì)的方法獲得該部分的網(wǎng)表，并用手動(dòng)和自動(dòng)相結(jié)合的方式對(duì)寄存器陣列進(jìn)行布局。相比傳統(tǒng)的自動(dòng)時(shí)序優(yōu)化，上述優(yōu)化方法使關(guān)鍵路徑優(yōu)化了35.6%，總的路徑違反數(shù)減少了22%。
　　3）針對(duì)二級(jí)Cache布局布線后仍存在部分時(shí)序違反的情況，利用有用時(shí)鐘偏差繼續(xù)對(duì)時(shí)序進(jìn)行優(yōu)化。利用 TCL語言實(shí)現(xiàn)時(shí)鐘偏