一種新型抗輻照SRAM的設計與驗證.pdf

1、在關鍵電子元器件國產(chǎn)化，以及近些年來我國空間探索的日益增多，尤其對能夠抗輻照的集成電路的需求越來越多的大背景下，我國宇航用數(shù)字邏輯器件的自主設計在如火如荼的進行中。由于在實際應用過程中，復雜的太空輻射環(huán)境非常容易使作為集成電路中重要組成部分的存儲器電路發(fā)生單粒子翻轉。本論文的選題來源就是為了解決實際中一款宇航用國產(chǎn)SRAM功能出現(xiàn)故障的問題。
　　本文主要自主設計了一種全新的抗輻照靜態(tài)存儲單元，該結構由12支晶體管組成?；谄胀?

2、管存儲單元的基礎，利用兩只常導通的NMOS管和兩只常導通的PMOS管和分別連接到最下方的NMOS管和最上方PMOS晶體管之間作為電阻來增大反饋時間，然后分別對稱的接入兩個源和漏分別連接到最下方的NMOS管和最上方的PMOS管柵極，柵極分別連至存儲體互補輸出的NMOS管，以起到分壓作用，進一步增大使器件存儲狀態(tài)發(fā)生翻轉所需的反饋時間。這樣雙重保護的新型抗輻照存儲體使用Sentaurus仿真軟件通過器件/電路混合仿真的方式進行抗輻照水平的仿

3、真，仿真結果顯示該結構在普通6管基礎上抗輻照能力提高了12.31倍，線性能量傳輸值閾值LETth達到了52.95MeV·cm2/mg。并且仿真了該單元的讀寫時間以及讀寫功耗，作為對比，還分別仿真了其他三種存儲單元結構的性能，結果顯示該新型存儲單元在讀寫時間上需要進一步的改進，以便更好的應用到實際的靜態(tài)存儲器的設計之中。
　　然后在這種新型存儲單元的基礎之上，使用SMIC130nm標準CMOS工藝庫構建了一個512×8bit的異步工

4、作方式的靜態(tài)存儲器。針對512×8bit大小的存儲陣列，搭建了其外圍電路。外圍電路包括了行譯碼器、列譯碼器、行譯碼驅動器、數(shù)據(jù)分配器、ATD電路、預充電路、放大電路、單端轉雙端模塊、讀寫控制信號生成模塊、EDAC模塊。EDAC模塊實現(xiàn)了檢測并糾正一位存儲數(shù)據(jù)翻轉的功能，從而進一步增強了本文SRAM芯片的抗輻照水平。作為本文SRAM控制信號生成模塊的ATD電路通過檢測地址信號的變化，自動生成了預充信號與放大使能信號，通過自動開啟和中斷預充

5、電路和放大電路，極大降低了SRAM的功耗，并且簡化了SRAM讀寫操作的時序控制。在各個外圍電路的設計部分中，分別給出了一些關鍵模塊的仿真結果。最后使用SpectreVerilog數(shù)模混合仿真的方式對SRAM整體電路進行了功能仿真，隨機寫入八個點，接著讀出這八個點，結果顯示該存儲器在寫入時間為13ns，讀出時間為16ns的情況下可以很好地工作，這時可認為等效的工作頻率為62.5Mhz。加入EDAC模塊之后對數(shù)據(jù)的寫入時間和讀出時間有一定的