一款基于DICE單元的讀寫分離抗輻照SRAM設(shè)計與實(shí)現(xiàn).pdf

1、高可靠靜態(tài)隨機(jī)存儲器是空間電子系統(tǒng)的核心部件，其可靠性至關(guān)重要。SRAM長期工作在輻照環(huán)境中，空間中的輻照效應(yīng)是導(dǎo)致SRAM失效的主要原因，其中SRAM對單粒子效應(yīng)尤為敏感，亟需對其進(jìn)行抗輻照加固設(shè)計。工藝尺寸縮減和供電電壓降低，這給SRAM的抗輻照設(shè)計帶來了更大的挑戰(zhàn)。本文研究和設(shè)計了一款基于DICE單元的抗輻照SRAM，主要的研究工作如下：
　?。?）DICE單元是一種有效的抗SEU的加固設(shè)計，但其在讀狀態(tài)下抗SEU能力明顯減

2、弱。本文提出了使用讀寫分離結(jié)構(gòu)來提高DICE單元在讀操作時的抗SEU閾值，通過測量靜態(tài)噪聲容限（SNM）證明了讀寫分離結(jié)構(gòu)本身具有更高的抗噪能力。雙指數(shù)模擬結(jié)果顯示，所設(shè)計的基于DICE結(jié)構(gòu)的讀寫分離存儲單元在單節(jié)點(diǎn)轟擊時，將讀“0”閾值提高63.7％，讀“1”閾值提高3.24倍；在雙節(jié)點(diǎn)轟擊時，其中讀“0”閾值提高18.8%，讀“1”閾值提高1.8倍。
　?。?）SRAM的各功能部件對單粒子有著不同的響應(yīng)模式，針對存儲體外圍電路

3、的SET和SEU，通過剔除敏感放大器采用全擺幅的輸出電路，時鐘和譯碼模塊均使用大尺寸單元用來抑制SET脈沖的寬度和高度，地址和數(shù)據(jù)IO均使用DICE觸發(fā)器和鎖存器。針對單粒子閂鎖，在版圖級采用增大N管和P管間距、增加阱接觸和襯底接觸通孔數(shù)目提高SRAM的抗SEL能力。采用LEAP（Layout Design through Error-Aware Transistor Positioning）版圖加固方法，設(shè)計出DICE單元版圖。使用版