基于FPGA的LZ77和LZW混合壓縮算法的實(shí)現(xiàn).pdf

1、數(shù)字化信息時(shí)代的互聯(lián)網(wǎng)技術(shù)帶來了海量數(shù)據(jù)的產(chǎn)生，同時(shí)復(fù)雜的系統(tǒng)和頻繁的數(shù)據(jù)交換以及數(shù)據(jù)處理的實(shí)時(shí)性，對(duì)信息的存儲(chǔ)空間和網(wǎng)絡(luò)傳輸提出了更高的要求。無損數(shù)據(jù)壓縮技術(shù)可在不損失有效信息的前提下，通過縮減信息數(shù)據(jù)量以減少信息存儲(chǔ)空間，提高其傳輸、存儲(chǔ)和處理效率。LZ77和LZW壓縮算法作為字典壓縮算法的典型代表，具有性能較好、復(fù)雜度適中且易于硬件設(shè)計(jì)等特點(diǎn)，但其軟件實(shí)現(xiàn)方式壓縮速率低，CPU資源占用嚴(yán)重，無法應(yīng)用于實(shí)時(shí)壓縮領(lǐng)域;硬件實(shí)現(xiàn)方式因其

2、并行計(jì)算和流水線結(jié)構(gòu)優(yōu)勢(shì)而日漸得到重視。
　　本文根據(jù)LZ77和LZW壓縮算法的基本原理，通過分析多種影響LZ77和LZW壓縮性能的關(guān)鍵因素，提出諸如雙Hash函數(shù)查找方式、并行匹配處理方法、更有效的LZ77數(shù)據(jù)存儲(chǔ)格式、高效數(shù)據(jù)拼接器以及并行Hash函數(shù)查找方式等多種加速方法及其硬件結(jié)構(gòu)，并設(shè)計(jì)出相應(yīng)的LZ77和LZW硬件壓縮電路;根據(jù)LZ77和LZW的算法特性，將這兩種算法進(jìn)行整合，設(shè)計(jì)混合壓縮電路，并且通過設(shè)置不同的壓縮級(jí)別

3、和工作模式來調(diào)整壓縮率和壓縮速率之間的平衡關(guān)系以及實(shí)現(xiàn)混合壓縮或獨(dú)立壓縮的功能。
　　本文設(shè)計(jì)的混合壓縮電路使用Xilinx Virtex-6 ML605 FPGA（Field Programmable Gate Array，現(xiàn)場(chǎng)可編程門陣列）進(jìn)行功能驗(yàn)證，使用Calgary Corpus標(biāo)準(zhǔn)壓縮測(cè)試源進(jìn)行測(cè)試，其測(cè)試結(jié)果表明，本文采用多種加速方法所設(shè)計(jì)的LZ77和LZW硬件壓縮電路，通過配置不同的壓縮參數(shù)，可獲得較好的壓縮率(4