高精度逐次逼近寄存器型ADC關鍵子電路研究設計.pdf

1、模數轉換器(ADC)作為模擬信號與數字信號之間的橋梁，是數據轉換技術中不可缺少的重要組成部分，因其應用場景差異，衍生出不同架構的ADC種類。其中，逐次逼近寄存器型(SAR) ADC因為結構簡單，占用面積小，功耗低等優(yōu)點，被廣泛應用于中高精度轉換器市場。隨著半導體工藝不斷進步，晶體管特征尺寸減小，SAR ADC被廣泛應用于低壓低功耗領域中。結構上，SARADC的組成單元相對簡單，模擬模塊主要包括比較器電路(Comparator)，數模轉換

2、電路(DAC);數字模塊包括逐次逼近型控制邏輯(SA Logic)和開關控制電路。本文工作主要集中于比較器和數模轉換器的精度、速度方面的改善，具體如下:
　　(1)在Cadence IC5141環(huán)境下，采用ST65nm CMOS工藝，優(yōu)化并設計了適用于高精度（12位）SARADC的動態(tài)比較器，采用前置運算放大器級聯動態(tài)比較器的結構，實際工作頻率為500MHz，最大工作頻率為3GHz。利用設計軟件及Mentor Graphic公司的

3、Caliber工具進行了電路和版圖設計、DRC/LVS驗證、及前/后仿真。仿真結果表明，在電源電壓1V條件下，等效輸入噪聲為75uV，滿足12位SAR ADC精度要求。輸入失調電壓達到3.2mV。
　　(2)相同軟件環(huán)境和工藝下，設計了一款差分輸出型6位電阻鏈式DAC，采用外部基準供電，動態(tài)范圍可調。正負基準電壓分別為525mV和475mV，設計精度(LSB)達到78uV，建立時間15ns，微分非線性指標(DNL)正負最大值+0.