高精度ΣΔADC設計.pdf

1、在多種模數(shù)轉(zhuǎn)換器（ADC）類型中，ΣΔADC以其低速低功耗、高精度的特點，被廣泛應用于音頻及傳感器電路中。本文根據(jù)傳感器電路的應用需求，對常見 ADC的結(jié)構(gòu)和原理進行了分析和比較，選取了ΣΔADC作為解決方案，設計了具有低功耗、高精度特點的ADC電路。由于ΣΔADC主要由調(diào)制器和降采樣率濾波器組成，論文的工作著重于作為設計難點和關鍵點的低功耗調(diào)制器的設計，通過對ΣΔ調(diào)制器的行為級建模分析，設計了一款單環(huán)一位三階全差分結(jié)構(gòu)ΣΔ調(diào)制器。電路

2、在0.18μm CMOS工藝下實現(xiàn)，面積為0.36mm2，當信號帶寬為20KHz時，后仿真的信噪比達95dB，在1.8V電源電壓下，功耗小于1mW。
　　論文主要工作如下：
　　1.包含非理想因素的調(diào)制器結(jié)構(gòu)建模和結(jié)構(gòu)參數(shù)的選擇。針對調(diào)制器中由放大器熱噪聲、閃爍噪聲、直流失調(diào)、有限開環(huán)增益、有限帶寬和擺率以及時鐘的抖動等非理想因素對調(diào)制器噪聲特性的影響，對調(diào)制器結(jié)構(gòu)進行了合理的建模，保證所設計的結(jié)構(gòu)將以上非理想因素的影響限制

3、在可接受的范圍之內(nèi)，同時通過行為級仿真得到適當?shù)慕Y(jié)構(gòu)參數(shù)。
　　2.高線性度的調(diào)制器設計。由于量化器的量化位數(shù)影響調(diào)制器線性度，本文采用一位量化，量化器由一個動態(tài)比較器和 SR鎖存器組成，該量化器具有響應速度很快而且靜態(tài)功耗極低的特點。
　　3.調(diào)制器中低功耗高增益放大器的電路設計。由于放大器的增益影響調(diào)制器的噪聲整形能力，本文采用電流缺乏技術以提高對稱性電流鏡放大器的直流增益，同時采用開關電容共模反饋以兼顧放大器的輸出擺幅