高精度ΣΔADC設(shè)計(jì).pdf

1、在多種模數(shù)轉(zhuǎn)換器（ADC）類型中，ΣΔADC以其低速低功耗、高精度的特點(diǎn)，被廣泛應(yīng)用于音頻及傳感器電路中。本文根據(jù)傳感器電路的應(yīng)用需求，對(duì)常見(jiàn) ADC的結(jié)構(gòu)和原理進(jìn)行了分析和比較，選取了ΣΔADC作為解決方案，設(shè)計(jì)了具有低功耗、高精度特點(diǎn)的ADC電路。由于ΣΔADC主要由調(diào)制器和降采樣率濾波器組成，論文的工作著重于作為設(shè)計(jì)難點(diǎn)和關(guān)鍵點(diǎn)的低功耗調(diào)制器的設(shè)計(jì)，通過(guò)對(duì)ΣΔ調(diào)制器的行為級(jí)建模分析，設(shè)計(jì)了一款單環(huán)一位三階全差分結(jié)構(gòu)ΣΔ調(diào)制器。電路

2、在0.18μm CMOS工藝下實(shí)現(xiàn)，面積為0.36mm2，當(dāng)信號(hào)帶寬為20KHz時(shí)，后仿真的信噪比達(dá)95dB，在1.8V電源電壓下，功耗小于1mW。
　　論文主要工作如下：
　　1.包含非理想因素的調(diào)制器結(jié)構(gòu)建模和結(jié)構(gòu)參數(shù)的選擇。針對(duì)調(diào)制器中由放大器熱噪聲、閃爍噪聲、直流失調(diào)、有限開(kāi)環(huán)增益、有限帶寬和擺率以及時(shí)鐘的抖動(dòng)等非理想因素對(duì)調(diào)制器噪聲特性的影響，對(duì)調(diào)制器結(jié)構(gòu)進(jìn)行了合理的建模，保證所設(shè)計(jì)的結(jié)構(gòu)將以上非理想因素的影響限制

3、在可接受的范圍之內(nèi)，同時(shí)通過(guò)行為級(jí)仿真得到適當(dāng)?shù)慕Y(jié)構(gòu)參數(shù)。
　　2.高線性度的調(diào)制器設(shè)計(jì)。由于量化器的量化位數(shù)影響調(diào)制器線性度，本文采用一位量化，量化器由一個(gè)動(dòng)態(tài)比較器和 SR鎖存器組成，該量化器具有響應(yīng)速度很快而且靜態(tài)功耗極低的特點(diǎn)。
　　3.調(diào)制器中低功耗高增益放大器的電路設(shè)計(jì)。由于放大器的增益影響調(diào)制器的噪聲整形能力，本文采用電流缺乏技術(shù)以提高對(duì)稱性電流鏡放大器的直流增益，同時(shí)采用開(kāi)關(guān)電容共模反饋以兼顧放大器的輸出擺幅