新型全數(shù)字逐次逼近寄存器式延時鎖定環(huán)的研究.pdf

1、隨著CMOS工藝技術(shù)的快速發(fā)展，芯片的集成度越來越高，更多的功能模塊被集成到同一個芯片上，構(gòu)成系統(tǒng)芯片或硅上系統(tǒng)，且其工作頻率已經(jīng)達到吉赫茲，時鐘偏差成為實現(xiàn)高速、高性能數(shù)字系統(tǒng)的瓶頸，尤其是各種低功耗技術(shù)的應(yīng)用，給大規(guī)模芯片中實現(xiàn)最小時鐘偏差的時鐘分布提出新的挑戰(zhàn)。因此，延時鎖定環(huán)被廣泛地用在數(shù)字信號處理器、多核系統(tǒng)芯片、微處理器、動態(tài)隨機存取存儲器接口和專用集成電路中，以解決時鐘偏差和時鐘生成的問題。
　　 目前延時鎖定環(huán)可

2、以分為全模擬、全數(shù)字和混合模式三大類。模擬延時鎖定環(huán)采用連續(xù)可調(diào)的壓控延時線，當(dāng)系統(tǒng)達到鎖定狀態(tài)時，輸入時鐘和輸出時鐘之間的靜態(tài)相位差比較小，另外，由于是全定制設(shè)計，其功耗和面積也比較小。但是模擬延時鎖定環(huán)的噪聲容限比較小，容易受到工藝變化、電源噪聲等工作環(huán)境的影響。全數(shù)字延時鎖定環(huán)具有鎖定速度快，抵抗工藝、電源、溫度、負載變化能力強，易于集成和工藝節(jié)點移植、適合于低壓、低功耗設(shè)計等的優(yōu)點，但是其鎖定時的靜態(tài)相位差比全模擬延時鎖定環(huán)的大

3、。混合模式的延時鎖定環(huán)綜合了全模擬和全數(shù)字延時鎖定環(huán)的優(yōu)點，但是數(shù)字信號會對模擬信號產(chǎn)生比較大的干擾，使其難以集成。
　　 隨著CMOS工藝特征尺寸的持續(xù)縮小，延時單元具有更好的延時分辨率，使全數(shù)字延時鎖定環(huán)鎖定后可以具有更小的靜態(tài)相位差和抖動。因此適合于低壓、低功耗設(shè)計的全數(shù)字延時鎖定環(huán)成為工業(yè)界和學(xué)術(shù)界研究的熱點，其可以分為采用線性搜尋算法的移位寄存器式全數(shù)字延時鎖定環(huán)和計數(shù)器式全數(shù)字延時鎖定環(huán)以及采用二元搜尋算法的逐次逼近

4、寄存器式延時鎖定環(huán)兩類。逐次逼近寄存器式全數(shù)字延時鎖定環(huán)由于采用二元非線性搜尋算法，可以達到很快的鎖定速度而備受青睞。
　　 傳統(tǒng)的逐次逼近寄存器式全數(shù)字延時鎖定環(huán)存在鎖定時間沒有理論極限值短、諧波鎖定和死鎖等問題。雖然有一些研究者對其進行了改進，但是都沒有同時很好地解決這三個問題，因此本文研究的重點是尋找一種改進方案能同時解決這三個問題，設(shè)計并實現(xiàn)具有鎖定速度快、無諧波鎖定和死鎖現(xiàn)象的新型全數(shù)字逐次逼近寄存器式延時鎖定環(huán)，以滿

5、足低功耗系統(tǒng)芯片和高性能微處理器芯片時鐘分布的需求。
　　 新型全數(shù)字逐次逼近寄存器式延時鎖定環(huán)采用可復(fù)位延時單元構(gòu)成數(shù)控延時線，在參考時鐘信號進入延時線之前，所有延時單元被復(fù)位清除到邏輯低電平，使反饋時鐘信號在每個時鐘周期結(jié)束時能正確地反應(yīng)延時線對時鐘信號的影響，從而使逐次逼近寄存器控制器的工作頻率和系統(tǒng)輸入時鐘的頻率一致，提高鎖定速度到理論極值，同時消除諧波鎖定現(xiàn)象，并降低功率消耗。通過在傳統(tǒng)窗口檢測相位比較器之前加入時鐘信

6、號脈沖寬度展寬電路，使其能配合可復(fù)位數(shù)控延時線正確有效地工作。通過增加重啟電路模塊，并改進傳統(tǒng)逐次逼近寄存器控制器終止電路模塊，使新型控制器具有重新按照二元搜索算法快速鎖定的特點，有效地解決了傳統(tǒng)逐次逼近寄存器式延時鎖定環(huán)的死鎖問題。
　　 最后，選用工業(yè)界中使用的主流電子設(shè)計自動化工具搭建了實現(xiàn)平臺，采用中芯國際集成電路制造有限公司的CMOS0.18um1P6M工藝在該平臺上高效地實現(xiàn)了新型全數(shù)字逐次逼近寄存器式延時鎖定環(huán)。在