基于FPGA和小波提升算法的語音采集及去噪系統(tǒng)設計.pdf

1、語音相關技術在生產(chǎn)生活和科研中的廣泛應用，對語音的采集速度和處理效果提出了越來越高的要求。語音信號在傳輸時極易被噪聲干擾，往往導致語音信號的后續(xù)處理出現(xiàn)偏差。因此，對語音信號去噪技術的研究，具有重要的現(xiàn)實意義。小波分析因其良好的時頻分析及多分辨率分析特性，能有效的提取出信號中的有用信息，在語音去噪領域得到了廣泛應用。
　　本課題將FPGA芯片的并行處理特性和USB接口的高速數(shù)據(jù)傳輸特性結合起來，提升了語音信號的采集和處理速度。在現(xiàn)

2、有小波去噪算法的基礎上，重點研究了提升小波的閾值去噪算法在語音去噪中的應用。通過選取合適的小波基、分解層數(shù)、閾值處理策略提升小波提升算法的去噪效果，并采用matlab平臺對語音去噪系統(tǒng)的去噪效果進行了驗證。同時研究了小波去噪算法在硬件上的實現(xiàn)，在FPGA上設計了基于bior2.2提升小波的語音去噪系統(tǒng)。
　　本系統(tǒng)采用DSP Builder和verilog HDL兩種設計方式相結合來構建整個語音采集及去噪系統(tǒng)的FPGA部分。DSP

3、 Builder架構在Matlab/Simlink的圖形化設計平臺上，將算法仿真建模和硬件實現(xiàn)兩個設計領域連接了起來。其可以將相應的算法在matlab的Simlink中進行圖形化的設計和仿真，隨后通過Signal Compiler將模型設計文件經(jīng)過綜合編譯后轉換成硬件描述語言下載到FPGA中，完成整個算法的硬件設計。本文正是利用DSP Builder的圖形化設計優(yōu)點完成了提升小波閾值去噪模塊的構建，縮短了算法的設計周期。
　　本論

4、文主要完成了以下幾個方面的工作:
　　(1)對小波及其提升小波在語音去噪系統(tǒng)中的應用做了研究，并通過matlab平臺測試了小波提升算法去噪性能。
　　(2)用DE2開發(fā)板和USB芯片搭建了整個語音采集及去噪系統(tǒng)的硬件平臺。
　　(3)完成FPGA內(nèi)的音頻編解碼芯片控制模塊、提升小波去噪算法模塊、USB接口芯片控制模塊等硬件程序的編寫。
　　(4)設計了USB接口芯片固件程序，通過固件程序實現(xiàn)對USB芯片工作模式的