基于System Verilog語言的同步-異步存儲控制器的驗(yàn)證.pdf

1、隨著集成電路技術(shù)的發(fā)展，芯片的尺寸在逐漸縮小，然而其復(fù)雜度和功能在不斷的增加，加之芯片的市場需求也在增大，這使芯片的功能驗(yàn)證工作面臨著巨大的壓力和挑戰(zhàn)。目前業(yè)界普遍存在的問題是芯片首次流片的成功率低和芯片的開發(fā)周期較長。首次流片的失敗往往是因?yàn)楣δ茯?yàn)證不完備導(dǎo)致設(shè)計(jì)存在功能缺陷，開發(fā)周期較長是因?yàn)轵?yàn)證所花費(fèi)的時(shí)間在不斷增加。針對上述問題，如何搭建一個(gè)高效率、高可靠性、可重用的驗(yàn)證環(huán)境并且通過分析覆蓋率和加入斷言來完善驗(yàn)證工作成為了本文的

2、重點(diǎn)。
　　本文從功能驗(yàn)證方法基礎(chǔ)學(xué)習(xí)出發(fā)，對EBIU(External Bus Interface Unit)模塊進(jìn)行功能驗(yàn)證。首先，論文介紹了EBIU的基本結(jié)構(gòu)和功能，EBIU實(shí)際上是一種外部存儲器接口，功能和存儲器接口相同。在充分了解EBIU設(shè)計(jì)規(guī)范的基礎(chǔ)上提取了功能測試點(diǎn)，搭建了針對EBIU功能驗(yàn)證的驗(yàn)證平臺。然后，論文詳細(xì)說明了EBIU功能驗(yàn)證過程，其中包括驗(yàn)證環(huán)境的建立和驗(yàn)證平臺各部分的功能以及實(shí)現(xiàn)方式;闡述了帶約束隨

3、機(jī)激勵的生成以及斷言的使用;分析了驗(yàn)證環(huán)境中數(shù)據(jù)的自動比對以及覆蓋率統(tǒng)計(jì)模型的搭建;討論了如何將功能覆蓋率、斷言和傳統(tǒng)的驗(yàn)證方法有效地結(jié)合起來;證明了斷言與功能覆蓋率相結(jié)合的驗(yàn)證方法提高了驗(yàn)證的可觀測性，縮短了驗(yàn)證周期，保證了驗(yàn)證的徹底性。最后，論文給出了EBIU模塊的覆蓋率統(tǒng)計(jì)結(jié)果，功能覆蓋率達(dá)到100％，代碼覆蓋率達(dá)到94.65％，斷言覆蓋率達(dá)到100％。在分析了部分代碼未覆蓋的原因之后，最終確定驗(yàn)證平臺達(dá)到了預(yù)期的要求。