Reed-Muller邏輯面積優(yōu)化研究.pdf

1、面積優(yōu)化是集成電路設計中一個重要的環(huán)節(jié)，相較之前的Boolean邏輯優(yōu)化，對一些邏輯電路，Reed-Muller優(yōu)化在速度，面積，奇偶對稱性等方面有著明顯的優(yōu)勢。極性轉化是RM邏輯電路面積優(yōu)化的一個重要途徑。本文從電路的邏輯函數轉換入手，進而研究電路固定極性下的邏輯轉換和極性轉換，主要研究內容如下：
　　1.不相交乘積項的產生。不相交乘積項是本文內容的基礎,本文將從“異或”和“同或”運算的性質入手，結合運算當中的摩根定理和算式化簡

2、方法，探究不相交乘積項產生的一般規(guī)律，并介紹了利用海明距算法和乘積項位操作算法生成不相交乘積項時各自的適用范圍。
　　2.列表技術算法。列表技術算法由于節(jié)省計算機內存和效率高等特點被廣泛應用到電路優(yōu)化中。本文研究了用傳統(tǒng)列表技術實現最大項和最小項列表技術的轉換步驟，并闡述了它們各自實現的極性間轉換；同時探究了最小項列表技術和最大項列表技術的不足，并在此基礎上提出改進方法。提出的算法用數學方法證明進行了證明，并將改進的方法應用到大電

3、路的邏輯轉換，然后通過雙向轉換還原電路的方法來驗證本文方法的正確性。Reed-Muller邏輯式不同極性間的轉換也將是本文的一個重點。列表技術有串行列表技術和并行列表技術，本文提出的不相交乘積項列表技術也將從串行和并行兩方面分析。在此基礎上提出了不相交乘積項的列表技術。
　　3.枚舉算法在固定極性列表轉換中的運用。通過對固定極性邏輯函數極性間轉換的研究，結合位操作的特性和枚舉法面積優(yōu)化的思想，沿著格雷碼的搜索路徑用列表技術法搜索出