標準CMOS工藝下面向超高頻電子標簽芯片的非易失存儲器研究與實現(xiàn).pdf_第1頁
已閱讀1頁,還剩79頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領

文檔簡介

1、目前,超高頻電子標簽芯片作為物聯(lián)網(wǎng)中的關鍵元件在全球得到了廣泛的應用,是當前人們研究的焦點。超高頻電子標簽芯片的核心之一是非易失存儲器,標準CMOS工藝的非易失存儲器以其成本低、功耗小等的優(yōu)勢成為國際上超高頻電子標簽芯片設計的首選。國內(nèi)在標準CMOS工藝的非易失存儲器方面的研究與國際上相比具有較大差距,存在著存儲單元面積過大、閾值窗口電壓小、存儲器讀取寫入功耗過高、可靠性低等缺點,還未能實現(xiàn)其在超高頻電子標簽芯片中的應用。因此研究與實現(xiàn)

2、標準CMOS工藝的非易失存儲器,對推動國內(nèi)超高頻電子標簽芯片性能的提高具有重大作用,對我國物聯(lián)網(wǎng)事業(yè)的發(fā)展具有重大意義。
  本文首先闡述了標準CMOS工藝非易失存儲器的研究背景,介紹了國外在標準CMOS工藝非易失存儲器方面的研究進展,討論了國內(nèi)研究現(xiàn)狀與面臨的問題。
  然后,對標準CMOS工藝非易失存儲器系統(tǒng)架構(gòu)進行了設計:針對超高頻電子標簽芯片的應用,提出了其架構(gòu)組成與功能管腳定義,分析了其讀寫功耗、讀寫時間、工作溫度

3、、可擦寫次數(shù)等參數(shù)上的要求,設計存儲器指標。
  接著,提出了HPP_CELL非易失存儲單元,其隧穿管為半個PMOS電容結(jié)構(gòu)的HPMOS管。HPP_CELL具有面積小——僅為18μm2、閾值窗口電壓大——8V以上等優(yōu)點。根據(jù)HPP_CELL存儲單元特性,設計了具有測試模式的1K-bit存儲陣列。存儲器外圍電路中主要設計了電壓切換模塊,對控制電路、電荷泵、靈敏放大器等其他電路進行分析與部分設計。仿真結(jié)果表明所設計的存儲器平均寫入功耗

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論