已閱讀1頁，還剩77頁未讀， 繼續(xù)免費(fèi)閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、存儲芯片是IC市場的支柱產(chǎn)品，也是用量最多的VLSI器件。隨著集成電路技術(shù)的飛速發(fā)展，EEPROM制造技術(shù)也進(jìn)一步成熟，在集成電路設(shè)計中，經(jīng)常會需要一些低成本低密度的非易失性存儲器件，但是工藝的復(fù)雜性阻礙了傳統(tǒng)的非易失性存儲器件嵌入到CMOS電路中，這是由于傳統(tǒng)的非易失性存儲器需要多層多晶硅、不同的柵氧化層厚度，從而增加了工藝的復(fù)雜性和成本。為解決這問題，本文提出了一種單層多晶硅結(jié)構(gòu)的非易失性存儲器，這與標(biāo)準(zhǔn)CMOS邏輯工藝相兼容，不需
2、要額外的掩膜或工藝步驟。這樣在成本和工藝復(fù)雜性等方面使該器件具有很大的優(yōu)勢，而且在一些需要較小容量的非易失性存儲器的嵌入式應(yīng)用中，將會存在很大的市場價值。
本文首先分析了2管單層多晶結(jié)構(gòu)和3管單層多晶結(jié)構(gòu)的擦寫和讀出原理，并在ISE-TCAD軟件中對3管存儲結(jié)構(gòu)進(jìn)行了擦寫過程的仿真。在此基礎(chǔ)上提出了3管差分存儲內(nèi)核結(jié)構(gòu)，并做了詳細(xì)分析。為了驗證單層多晶存儲器以及3管差分存儲內(nèi)核的原理，本文設(shè)計2管分壓測試芯片和存儲容量為4
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于標(biāo)準(zhǔn)CMOS工藝的非易失性存儲器的研究.pdf
- 基于標(biāo)準(zhǔn)CMOS工藝的OTP存儲器的設(shè)計與研究.pdf
- 一種基于標(biāo)準(zhǔn)CMOS工藝的OTP存儲器研制.pdf
- 存儲器測試算法與實現(xiàn).pdf
- 基于標(biāo)準(zhǔn)CMOS工藝的非易失存儲器IP核的研究與設(shè)計.pdf
- 存儲器測試方法的研究與測試程序的實現(xiàn).pdf
- 存儲器測試算法研究與應(yīng)用實現(xiàn).pdf
- 28納米工藝存儲器設(shè)計與實現(xiàn).pdf
- 標(biāo)準(zhǔn)CMOS工藝下面向超高頻電子標(biāo)簽芯片的非易失存儲器研究與實現(xiàn).pdf
- 新型存儲器老化測試系統(tǒng)的實現(xiàn).pdf
- 基于標(biāo)準(zhǔn)CMOS工藝的單柵非易失存儲器器件建模與關(guān)鍵電路研究.pdf
- 嵌入式存儲器的測試方法研究與實現(xiàn).pdf
- DDR存儲器的測試方法研究及實現(xiàn).pdf
- 存儲器測試算法研究及應(yīng)用實現(xiàn).pdf
- 某大容量存儲器的設(shè)計與實現(xiàn).pdf
- 嵌入式存儲器測試算法的研究與實現(xiàn).pdf
- 基于標(biāo)準(zhǔn)CMOS工藝的純邏輯非揮發(fā)性存儲器關(guān)鍵技術(shù)研究.pdf
- 相變存儲器的工藝集成與優(yōu)化.pdf
- MicroSD存儲器測試方法研究.pdf
- 基于標(biāo)準(zhǔn)邏輯工藝的阻變存儲器性能及存儲結(jié)構(gòu)研究.pdf
評論
0/150
提交評論