基于標(biāo)準(zhǔn)CMOS工藝的非易失性存儲(chǔ)器的研究.pdf

1、在ASIC電路設(shè)計(jì)中，經(jīng)常會(huì)需要一些低成本低密度的非易失性存儲(chǔ)器件，但是工藝的復(fù)雜性阻礙了傳統(tǒng)的非易失性存儲(chǔ)器件嵌入到CMOS電路中，這是由于傳統(tǒng)的非易失性存儲(chǔ)器需要多層多晶硅，不同的柵氧化層厚度，以及需要調(diào)整不同的摻雜濃度等等，都增加了工藝的復(fù)雜性和成本。這里提出的結(jié)構(gòu)解決了這個(gè)問題，它利用標(biāo)準(zhǔn)CMOS晶體管來實(shí)現(xiàn)非易失性存儲(chǔ)器，這樣就不需要額外的掩膜或工藝步驟。這樣在成本和工藝復(fù)雜性等方面使該器件具有很大的優(yōu)勢，而且在一些需要一些小

2、容量的非易失性存儲(chǔ)器的嵌入式應(yīng)用中，將會(huì)很有市場。 這里提出了一個(gè)基于標(biāo)準(zhǔn)CMOS工藝的單層多晶硅的非易失性存儲(chǔ)器。它由相鄰放置的NMOS管和PMOS管組成，它們有一個(gè)被絕緣隔離的普通的多晶硅柵，它被用來作為“浮柵”。而PMOS管中在柵下面的P+擴(kuò)散區(qū)用來作為控制柵。 電荷從浮柵中移入移出有很多種方法，而無論是擦除還是編程，它們都是使電荷穿過一層絕緣的材料。文中首先介紹了兩種主要的電荷注入機(jī)制，熱電子注入機(jī)制和FN穿隧機(jī)

3、制，而熱電子注入電流經(jīng)常用“幸運(yùn)電子”模型來分析和仿真。一般用熱電子注入來對器件進(jìn)行寫入操作，F(xiàn)N電子穿隧來對器件進(jìn)行擦除操作。 器件用TDEVICE和TPROCESS進(jìn)行了仿真。TPROCESS模擬的標(biāo)準(zhǔn)CMOS工藝來建立一個(gè)所提出的三維的器件模型，TDEVICE被用來仿真該器件的一些特性。從仿真結(jié)果中可以看出，該器件在特定的編程電壓和擦寫電壓下，可以對其進(jìn)行編程和擦除的操作。本課題所做的工作主要都是在模型的建立與仿真上，這是

4、本課題的重點(diǎn)也是難點(diǎn)。 接著又比較了兩種陣列結(jié)構(gòu)并提出了它們的電路圖?；谠O(shè)計(jì)上的考慮，選擇了NOR這種陣列結(jié)構(gòu)，而且提出了一個(gè)4×4的NOR的版圖結(jié)構(gòu)，并分析了陣列中的擾動(dòng)機(jī)制。 最后提出了整個(gè)非易失性存儲(chǔ)器的總體框圖，并介紹和仿真了非易失性存儲(chǔ)器中兩個(gè)比較重要的外圍電路。Dickson電壓泵被用來產(chǎn)生高壓，而且電路為了減小體效應(yīng)的影響進(jìn)行了改進(jìn)。靈敏放大器從觸發(fā)器性靈敏放大器改進(jìn)而來，后者一般用于DRAM中。