數(shù)字電路測(cè)試激勵(lì)壓縮研究.pdf

1、當(dāng)前復(fù)雜集成電路的測(cè)試集規(guī)模不斷增大，過(guò)大的測(cè)試集規(guī)模不僅增加了對(duì)自動(dòng)測(cè)試儀(Automatic Test Equipment，ATE)帶寬和容量的要求，而且會(huì)導(dǎo)致測(cè)試應(yīng)用時(shí)間過(guò)長(zhǎng)和測(cè)試功耗過(guò)大，如何減少測(cè)試集規(guī)模是集成電路測(cè)試的挑戰(zhàn)之一，所以在不影響測(cè)試質(zhì)量的前提下，對(duì)測(cè)試集的壓縮進(jìn)行研究意義十分重大。本文針對(duì)數(shù)字集成電路的測(cè)試集數(shù)據(jù)量過(guò)大、測(cè)試成本過(guò)高問(wèn)題，對(duì)測(cè)試激勵(lì)壓縮問(wèn)題展開(kāi)深入的研究，目標(biāo)是在不影響測(cè)試質(zhì)量、且硬件代價(jià)較小的情

2、況下，減少測(cè)試集的規(guī)模，從而減少測(cè)試應(yīng)用時(shí)間，降低測(cè)試成本。主要工作包括以下幾個(gè)方面:
　　 (1)提出雙前綴編碼壓縮技術(shù)。傳統(tǒng)的基于游程的編碼壓縮方法僅用一種前綴方式對(duì)測(cè)試集進(jìn)行編碼，而對(duì)于當(dāng)今大電路來(lái)說(shuō)，其測(cè)試集具有較多的長(zhǎng)游程，雙前綴編碼壓縮方法采用兩種前綴方式作為碼字的識(shí)別符號(hào)，減少了長(zhǎng)游程編碼的碼字長(zhǎng)度，從而提高了大電路測(cè)試集的測(cè)試壓縮率。為了驗(yàn)證雙前綴編碼壓縮方法的有效性，對(duì)兩類(lèi)測(cè)試集進(jìn)行了實(shí)驗(yàn)，第一類(lèi)是測(cè)試集重產(chǎn)生

3、算法產(chǎn)生的較規(guī)整的測(cè)試集，第二類(lèi)為在布局布線限制下對(duì)掃描單元進(jìn)行重排獲得的具有較多長(zhǎng)游程的規(guī)整測(cè)試集。實(shí)驗(yàn)和理論結(jié)果均表明該方法可以在無(wú)故障覆蓋率損失的前提下，有效地提高測(cè)試激勵(lì)壓縮率，且硬件代價(jià)較小。
　　 (2)提出選擇性稀疏存儲(chǔ)測(cè)試激勵(lì)壓縮方法。針對(duì)具有很少確定位的測(cè)試集，提出利用稀疏存儲(chǔ)對(duì)其進(jìn)行壓縮的方法，首先將測(cè)試集分成等長(zhǎng)（或變長(zhǎng)）的數(shù)據(jù)塊，再將這些數(shù)據(jù)塊分為四類(lèi):全0塊、全1塊、稀疏塊和平凡塊，根據(jù)四種類(lèi)型的數(shù)據(jù)塊

4、在測(cè)試集中出現(xiàn)的頻率來(lái)分配它們的編碼類(lèi)型標(biāo)識(shí)，對(duì)標(biāo)識(shí)為稀疏塊的數(shù)據(jù)塊用稀疏存儲(chǔ)技術(shù)進(jìn)行編碼，從而減少了測(cè)試集的規(guī)模。為了從數(shù)據(jù)塊中選擇出稀疏塊，給出了稀疏塊選擇算法。實(shí)驗(yàn)和理論均表明本方法可以有效地減少測(cè)試激勵(lì)的規(guī)模，且硬件代價(jià)較小。
　　 (3)提出間隔廣播掃描的測(cè)試激勵(lì)壓縮方法?；诰幋a的壓縮技術(shù)適合對(duì)具有單掃描鏈的電路測(cè)試集進(jìn)行壓縮，應(yīng)用到多掃描鏈時(shí)需要進(jìn)行串并數(shù)據(jù)的轉(zhuǎn)換，增加了硬件代價(jià)。本工作針對(duì)具有多掃描鏈的IP核的測(cè)

5、試集提出間隔廣播掃描壓縮技術(shù)，它對(duì)具有多掃描鏈的給定測(cè)試集進(jìn)行分析，充分利用掃描鏈本身潛在的相容性，測(cè)試時(shí)允許對(duì)同等深度具有相容邏輯值的掃描單元進(jìn)行廣播，減少了測(cè)試激勵(lì)的規(guī)模。該方法不需要復(fù)雜的測(cè)試產(chǎn)生算法，不需編碼器和解碼器，也不需IP核的內(nèi)部信息，非常適合具有多掃描鏈的IP核的測(cè)試激勵(lì)的壓縮。其硬件結(jié)構(gòu)僅需要在IP核的外部的多掃描鏈接口處設(shè)置一個(gè)移位寄存器，代價(jià)較小。該方法對(duì)于所有benchmark基準(zhǔn)電路都達(dá)到較好的壓縮效率。

6、r>　　 (4)從可測(cè)試性設(shè)計(jì)角度提出基于結(jié)構(gòu)優(yōu)化的測(cè)試激勵(lì)壓縮方法。在設(shè)計(jì)階段，將掃描鏈分成等長(zhǎng)的掃描鏈段，對(duì)此多鏈結(jié)構(gòu)，進(jìn)行兩階段的測(cè)試產(chǎn)生;第一階段進(jìn)行廣播掃描測(cè)試向量的產(chǎn)生，給測(cè)試產(chǎn)生程序增加相應(yīng)的限制，使得此階段產(chǎn)生的測(cè)試激勵(lì)可以對(duì)所有掃描鏈進(jìn)行廣播，第二階段對(duì)所有未被檢測(cè)的故障進(jìn)行測(cè)試產(chǎn)生，此階段產(chǎn)生的測(cè)試向量不增加任何限制，對(duì)第二階段產(chǎn)生的測(cè)試向量進(jìn)行分組，一部分運(yùn)行在順序掃描模式，一部分運(yùn)行在間隔廣播掃描模式。相對(duì)于著

7、名的ILS結(jié)構(gòu)，在硬件代價(jià)完全相同的情況下，本方法的壓縮率在最壞情況下與ILS相同。
　　 (5)提出掃描鏈虛擬排序技術(shù)，并利用它進(jìn)行測(cè)試激勵(lì)壓縮的方法。測(cè)試激勵(lì)的混亂程序?qū)y(cè)試集的壓縮率有著直接的影響，傳統(tǒng)的利用物理掃描鏈排序的方法增加了布線的長(zhǎng)度，增加了時(shí)延，且不適合對(duì)知識(shí)產(chǎn)權(quán)核進(jìn)行壓縮。為了獲得較高的壓縮率，提出掃描鏈的虛擬排序，它在掃描鏈的掃描單元與片上系統(tǒng)的RAM模塊之間建立映射，從而實(shí)現(xiàn)了以測(cè)試壓縮為目的的掃描單元的