數(shù)字電路測試壓縮方法研究.pdf

1、測試壓縮在保障測試質(zhì)量前提下，能有效地減少數(shù)字集成電路的測試數(shù)據(jù)量和測試時間。它作為彌補(bǔ)測試能力提升速度和摩爾定律之間的差距的成功探索，有著巨大的理論價值和實踐意義，廣受學(xué)術(shù)界和工業(yè)界的關(guān)注。根據(jù)測試數(shù)據(jù)性質(zhì)的不同，測試壓縮可分為測試激勵壓縮和測試響應(yīng)壓縮兩個方面。本文在激勵壓縮和響應(yīng)壓縮兩方面都開展了工作，提出了多種壓縮方法和電路原型，并使用一些自組裝的大電路和工業(yè)界電路對這些方法和原型進(jìn)行了驗證。本文的創(chuàng)新點有： 1．提出了

2、Variable-Tail編碼，并應(yīng)用Variable-Tail編碼進(jìn)行激勵壓縮。Variable-Tail是一種變長一變長的編碼，如果向量中不關(guān)心位密度比較高，Variable-Tail壓縮率比Golomb更高。測試功耗可以和測試壓縮協(xié)同優(yōu)化，本文提出了一種有效海明距離排序算法，該排序算法改善了測試向量中的游程分布，使其同時有利于測試壓縮和測試功耗優(yōu)化。實驗結(jié)果表明，同時使用Variable-Tail編碼和海明距離排序算法后的壓縮效果

3、，已經(jīng)非常接近于預(yù)測性編碼壓縮率的理論上界(兩者平均差值在1.26％左右)，測試功耗也僅為優(yōu)化前的80％。 2．提出了數(shù)字芯核的并行外殼設(shè)計。芯核串行外殼設(shè)計會帶來功耗和測試時間方面的代價。在測試向量不關(guān)心位分布規(guī)律研究中，發(fā)現(xiàn)了掃描切片重疊和部分重疊現(xiàn)象。多個重疊的掃描切片可以使用同一組寄存器值來裝載，這就大大減少了實際需要移入掃描鏈的數(shù)據(jù)量。同時，并行對掃描鏈進(jìn)行賦值可以減少測試功耗。實驗結(jié)果表明，使用并行外殼設(shè)計后，測試時

4、間可以減少到串行外殼設(shè)計的2／3，測試功耗減少到串行外殼設(shè)計的1／15。 3．提出了3X壓縮結(jié)構(gòu)，這是本文的主要貢獻(xiàn)。3X壓縮結(jié)構(gòu)由X-Config激勵壓縮技術(shù)、X-Balance測試生成和掃描設(shè)計技術(shù)、X-Tolerant響應(yīng)壓縮技術(shù)三部分組成。X-Config激勵壓縮技術(shù)使用周期可重構(gòu)MUXs網(wǎng)絡(luò)作為解碼電路，相對于采用固定連接關(guān)系的Illinois掃描結(jié)構(gòu)，周期可重構(gòu)MUXs網(wǎng)絡(luò)中的連接關(guān)系可以周期性重構(gòu)，能提供更高的故障