版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、在頻譜資源貴如黃金的今天,提高頻譜利用率成為通信技術(shù)發(fā)展新的突破口,超窄帶通信就是一種可極大提高頻譜利用率的新技術(shù)。隨著超窄帶通信技術(shù)的理論研究越來越深入,其實(shí)用化技術(shù)也逐漸提上議事日程。
本文采用TSMC0.18μm CMOS工藝,設(shè)計(jì)載波頻率在200 MHz-2.4 GHz范圍的EBPSK調(diào)制芯片,要求在三種特殊的調(diào)制模式(反相調(diào)制模式、MCM調(diào)制模式和窄脈沖調(diào)制模式)中可自由選擇,并且在50Ω負(fù)載上輸出調(diào)制信號(hào)的幅度大于
2、300mV。系統(tǒng)總體結(jié)構(gòu)分為三大模塊:單轉(zhuǎn)雙電路、開關(guān)調(diào)制電路和輸出放大緩沖電路。由于載波信號(hào)頻帶范圍寬,輸入信號(hào)幅度大,特采用了帶源極負(fù)反饋的單轉(zhuǎn)雙電路;為保證后續(xù)開關(guān)電路的開和關(guān)的準(zhǔn)確性,增加了補(bǔ)償電容來降低輸出兩路信號(hào)的相位不匹配。對(duì)于開關(guān)調(diào)制電路模塊,本文采用的是雙平衡MOS開關(guān)調(diào)制電路,可有效抑制輸入端、開關(guān)控制端到輸出端的泄漏,使得輸出波形更加純凈。為使輸出調(diào)制信號(hào)不失真輸出,本次設(shè)計(jì)在輸出緩沖中采用了并聯(lián)峰化技術(shù)以提高輸出
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于CMOS工藝的EBPSK解調(diào)電路設(shè)計(jì).pdf
- 基于CMOS工藝的MEMS陀螺儀接口電路設(shè)計(jì).pdf
- 基于CMOS工藝歸零碼模擬解調(diào)電路設(shè)計(jì).pdf
- 絕熱CMOS電路設(shè)計(jì)研究.pdf
- 基于標(biāo)準(zhǔn)CMOS工藝的電壓型多值邏輯電路設(shè)計(jì).pdf
- 基于CMOS工藝的電容型體硅微陀螺接口電路設(shè)計(jì).pdf
- CMOS工藝的微機(jī)械陀螺儀接口電路設(shè)計(jì).pdf
- 基于多閾值技術(shù)的低功耗CMOS電路設(shè)計(jì).pdf
- cmos混合信號(hào)電路設(shè)計(jì)答案
- CMOS SENSOR接口的ASIC電路設(shè)計(jì).pdf
- 基于0.35μm工藝的紅外焦平面陣列cmos讀出電路設(shè)計(jì)
- 基于CMOS工藝的低壓差穩(wěn)壓電路及MEMS陀螺儀接口電路設(shè)計(jì).pdf
- CMOS射頻集成單元電路設(shè)計(jì).pdf
- 基于fpga的qpsk調(diào)制解調(diào)電路設(shè)計(jì)與實(shí)現(xiàn)
- CMOS模擬IP集成電路設(shè)計(jì).pdf
- ask調(diào)制與解調(diào)電路設(shè)計(jì)
- 基于納米器件構(gòu)建的CMOS邏輯電路設(shè)計(jì)研究.pdf
- 基于fpga的16qam調(diào)制解調(diào)電路設(shè)計(jì)
- 基于CMOS電荷泵鎖相環(huán)的時(shí)鐘電路設(shè)計(jì).pdf
- 信號(hào)的調(diào)制—解調(diào)電路設(shè)計(jì)與調(diào)試
評(píng)論
0/150
提交評(píng)論