高性能CMOS基準(zhǔn)電路設(shè)計(jì)與應(yīng)用.pdf

1、基準(zhǔn)電路作為數(shù)?；旌舷到y(tǒng)中的重要IP電路之一,旨在為系統(tǒng)中其他模塊電路提供一個(gè)與電源電壓、溫度、工藝無(wú)關(guān)的參考電壓或電流,其精度對(duì)系統(tǒng)靜態(tài)和噪聲性能有重要影響。超深亞微米集成電路中,特征尺寸的不斷減小及低壓低功耗、低噪聲、低成本等約束條件使得高性能模擬電路的實(shí)現(xiàn)難度與日俱增,因此將工藝漂移對(duì)高精度基準(zhǔn)的影響降到最低至關(guān)重要。在現(xiàn)有超深亞微米CMOS工藝平臺(tái)和設(shè)計(jì)水平下,采用全新的非線性補(bǔ)償與控制技術(shù),研制適合SOC系統(tǒng)集成需要的超高精度

2、基準(zhǔn)電路十分必要。帶隙基準(zhǔn)電路技術(shù)以其高穩(wěn)定性、低溫漂、低噪聲的主要優(yōu)點(diǎn)獲得廣泛應(yīng)用,目前高階補(bǔ)償電壓基準(zhǔn)溫度系數(shù)理論上突破0.1ppm／℃,在工程實(shí)踐中溫度系數(shù)已經(jīng)達(dá)到3～5ppm／℃,研究高效的高階溫度補(bǔ)償技術(shù)仍然是基準(zhǔn)電路設(shè)計(jì)的難點(diǎn)和熱點(diǎn)。本論文研究的核心內(nèi)容是超低溫度系數(shù)的帶隙基準(zhǔn)電路高階溫度系數(shù)補(bǔ)償技術(shù),提出了亞1ppm／℃溫度系數(shù)的電壓基準(zhǔn)高階補(bǔ)償方法及其電路實(shí)現(xiàn),在獲得超低溫度系數(shù)的同時(shí)實(shí)現(xiàn)了較高的電源抑制比。
　　

3、 論文從電壓基準(zhǔn)電路基本補(bǔ)償原理與實(shí)現(xiàn)方式入手,在對(duì)傳統(tǒng)高階溫度補(bǔ)償方式及其優(yōu)缺點(diǎn)進(jìn)行系統(tǒng)歸納總結(jié)的基礎(chǔ)上,基于失配自適應(yīng)控制非線性補(bǔ)償技術(shù)和自適應(yīng)分段補(bǔ)償技術(shù),提出了超低溫度系數(shù)電壓基準(zhǔn)混合模式高階補(bǔ)償技術(shù)與疊加模式高階補(bǔ)償技術(shù),同時(shí)深入分析了所提出高階非線性補(bǔ)償技術(shù)的原理及具體實(shí)現(xiàn)方法。
　　 基于Cadence Spectre仿真工具,對(duì)本文提出的高階溫度系數(shù)補(bǔ)償方法及其電路結(jié)構(gòu)在SMIC0.13μm標(biāo)準(zhǔn)CMOS工藝庫(kù)下

4、進(jìn)行仿真驗(yàn)證,并在CSMC0.35μm、CSMC0.18μm及SMIC0.13μm工藝下對(duì)部分電路結(jié)構(gòu)完成了版圖設(shè)計(jì)與流片測(cè)試。仿真結(jié)果表明,本文提出的電壓基準(zhǔn)混合模式高階補(bǔ)償技術(shù)與疊加模式高階補(bǔ)償技術(shù),均能夠使基準(zhǔn)電壓溫度系數(shù)理論值在-40～125℃溫度范圍內(nèi)降至1ppm／℃以內(nèi),其中疊加模式電壓模基準(zhǔn)電路仿真理論值可達(dá)0.17ppm／℃,理論上滿足了系統(tǒng)電路對(duì)超低溫度系數(shù)帶隙電壓基準(zhǔn)電路的應(yīng)用需要。實(shí)際流片結(jié)果表明,在有限的電阻修調(diào)