基于FPGA的短時間間隔產(chǎn)生技術研究.pdf

1、時間間隔的產(chǎn)生在時間間隔測量儀的標定、超寬帶雷達信號的產(chǎn)生、物理實驗、定時控制等眾多領域都有著廣泛的應用。隨著上述領域的發(fā)展，對時間間隔產(chǎn)生技術提出了更高的要求。
　　論文在研究各種時間間隔產(chǎn)生方法的基礎上，提出一種用雙延遲鏈產(chǎn)生時間間隔的方法。雙延遲鏈由兩列平行排列的N個可編程延遲單元級聯(lián)而成，用兩個頻率相近的時鐘信號分別標定兩列可編程延遲單元控制模塊的參考時鐘，利用兩列可編程延時單元抽頭延遲線的差值當作系統(tǒng)的分辨率。針對雙延遲

2、鏈中的可編程延遲單元，提出了一種新穎算法用來配置可編程延遲單元延遲的大小，在保證系統(tǒng)分辨率前提下，兼顧了系統(tǒng)的動態(tài)范圍。
　　高分辨率的短時間間隔產(chǎn)生系統(tǒng)大多為了專門的系統(tǒng)測試而開發(fā)，采用ASIC芯片實現(xiàn)，但是這種方法實現(xiàn)的系統(tǒng)存在設計開發(fā)周期長、專用性強、制造成本高的缺點。論文針對 FPGA中雙延遲鏈的布線路徑延遲不一致問題，采用約束可編程延遲單元的物理位置和手動布線的方法，使雙延遲鏈的關鍵布線路徑得到控制，實現(xiàn)了基于 FPGA

3、的短時間間隔產(chǎn)生系統(tǒng)，在保證高分辨率的同時，縮短了系統(tǒng)的開發(fā)時間、降低了設計制造成本。系統(tǒng)采用分模塊設計的思想，把系統(tǒng)按功能劃分為參考時鐘產(chǎn)生模塊、雙延遲鏈模塊、數(shù)據(jù)處理模塊、時序控制等模塊，并完成了每個模塊的詳細設計及實現(xiàn)工作。
　　最后為了驗證系統(tǒng)的實際性能，本文對自行研制的短時間間隔硬件板進行大量的測試，測試結果表明：該系統(tǒng)產(chǎn)生的時間間隔的分辨率為9ps，微分非線性和積分非線性分別為-0.3LSB~0.35LSB、-0.73