高性能冗余二進(jìn)制乘法器的研究與設(shè)計(jì).pdf

1、乘法器作為各類芯片中必不可少的運(yùn)算邏輯元件經(jīng)常被用在高速數(shù)字信號(hào)處理器芯片、微處理器芯片和各類濾波器芯片中，且往往處在各類微處理器的關(guān)鍵路徑上，乘法器性能的好壞對(duì)整個(gè)芯片系統(tǒng)有著比較大的影響。
　　論文重點(diǎn)分析了冗余二進(jìn)制基-4 Booth編碼（Redundant Binary radix-4 Booth encoding，RBBE-2）乘法器和冗余二進(jìn)制基-16 Booth編碼（Redundant Binary radix-16

2、 Booth encoding，RBBE-4）乘法器的原理和結(jié)構(gòu)，并對(duì)RBBE-2和RBBE-4乘法器進(jìn)行詳細(xì)討論，最終確定了采用改進(jìn)的RBBE-4設(shè)計(jì)高性能權(quán)2字長(zhǎng)（2n）乘法器。與一般二進(jìn)制（normal binary，NB）乘法器相類似，RB乘法器包括三個(gè)關(guān)鍵模塊：RB部分積產(chǎn)生模塊、RB部分積壓縮模塊和RB-NB轉(zhuǎn)換模塊。RB乘法器是部分積以RB數(shù)形式進(jìn)行壓縮運(yùn)算的乘法器，它的結(jié)構(gòu)較普通的乘法器更加規(guī)整，互連更加簡(jiǎn)單，且壓縮運(yùn)算

3、具有進(jìn)位無關(guān)特性，可以有效地改善乘法器的性能。
　　RBBE-2被廣泛用于RB部分積產(chǎn)生電路，可以使部分積的個(gè)數(shù)減少一半，但是每?jī)尚邢噜彽腘B部分積構(gòu)成一行RB部分積時(shí)，由于RB編碼和Booth編碼產(chǎn)生一行糾錯(cuò)字，對(duì)于2n位RB乘法器,其壓縮樹增加一級(jí)壓縮。基-16 Booth編碼可以減少RB部分積的個(gè)數(shù)，但是相應(yīng)生成的難倍數(shù)會(huì)帶來硬件上的較大代價(jià)。RBBE-4編碼利用2個(gè)被乘數(shù)的權(quán)2倍數(shù)的差來獲得難倍數(shù)，可以消除糾錯(cuò)字并解決難倍

4、數(shù)問題。論文提出了新的基-16 RB Booth編碼電路用于RB部分積產(chǎn)生模塊以減少了編碼電路的復(fù)雜度和延時(shí)時(shí)間。在部分積壓縮階段以 RB數(shù)的形式對(duì)部分積進(jìn)行壓縮，其壓縮比是4:2。最后，在RB-NB轉(zhuǎn)換器模塊，根據(jù)部分積先產(chǎn)生先求和的原則，提出了新的進(jìn)位跳躍加法器和并行前綴/進(jìn)位選擇混合加法器構(gòu)成64位RB-NB轉(zhuǎn)換器。
　　論文完成了RB乘法器從整體結(jié)構(gòu)到各個(gè)模塊的設(shè)計(jì)、可綜合的代碼編寫、仿真綜合等一系列工作。采用Verilo