版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、乘法器作為各類芯片中必不可少的運(yùn)算邏輯元件經(jīng)常被用在高速數(shù)字信號處理器芯片、微處理器芯片和各類濾波器芯片中,且往往處在各類微處理器的關(guān)鍵路徑上,乘法器性能的好壞對整個芯片系統(tǒng)有著比較大的影響。
論文重點(diǎn)分析了冗余二進(jìn)制基-4 Booth編碼(Redundant Binary radix-4 Booth encoding,RBBE-2)乘法器和冗余二進(jìn)制基-16 Booth編碼(Redundant Binary radix-16
2、 Booth encoding,RBBE-4)乘法器的原理和結(jié)構(gòu),并對RBBE-2和RBBE-4乘法器進(jìn)行詳細(xì)討論,最終確定了采用改進(jìn)的RBBE-4設(shè)計(jì)高性能權(quán)2字長(2n)乘法器。與一般二進(jìn)制(normal binary,NB)乘法器相類似,RB乘法器包括三個關(guān)鍵模塊:RB部分積產(chǎn)生模塊、RB部分積壓縮模塊和RB-NB轉(zhuǎn)換模塊。RB乘法器是部分積以RB數(shù)形式進(jìn)行壓縮運(yùn)算的乘法器,它的結(jié)構(gòu)較普通的乘法器更加規(guī)整,互連更加簡單,且壓縮運(yùn)算
3、具有進(jìn)位無關(guān)特性,可以有效地改善乘法器的性能。
RBBE-2被廣泛用于RB部分積產(chǎn)生電路,可以使部分積的個數(shù)減少一半,但是每兩行相鄰的NB部分積構(gòu)成一行RB部分積時,由于RB編碼和Booth編碼產(chǎn)生一行糾錯字,對于2n位RB乘法器,其壓縮樹增加一級壓縮?;?16 Booth編碼可以減少RB部分積的個數(shù),但是相應(yīng)生成的難倍數(shù)會帶來硬件上的較大代價(jià)。RBBE-4編碼利用2個被乘數(shù)的權(quán)2倍數(shù)的差來獲得難倍數(shù),可以消除糾錯字并解決難倍
4、數(shù)問題。論文提出了新的基-16 RB Booth編碼電路用于RB部分積產(chǎn)生模塊以減少了編碼電路的復(fù)雜度和延時時間。在部分積壓縮階段以 RB數(shù)的形式對部分積進(jìn)行壓縮,其壓縮比是4:2。最后,在RB-NB轉(zhuǎn)換器模塊,根據(jù)部分積先產(chǎn)生先求和的原則,提出了新的進(jìn)位跳躍加法器和并行前綴/進(jìn)位選擇混合加法器構(gòu)成64位RB-NB轉(zhuǎn)換器。
論文完成了RB乘法器從整體結(jié)構(gòu)到各個模塊的設(shè)計(jì)、可綜合的代碼編寫、仿真綜合等一系列工作。采用Verilo
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 電子信息系課程設(shè)計(jì)--兩位二進(jìn)制乘法器
- 高性能并行十進(jìn)制乘法器的研究與設(shè)計(jì).pdf
- 數(shù)電課程設(shè)計(jì)(四位二進(jìn)制無符號數(shù)乘法器-)
- 一種高性能乘法器的設(shè)計(jì)與研究——43位浮點(diǎn)乘法器的設(shè)計(jì)與研究.pdf
- 八位二進(jìn)制加法器
- 八位二進(jìn)制加法器
- 高性能并行乘法器半定制設(shè)計(jì)方法研究.pdf
- 高性能CPU中浮點(diǎn)乘法器的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 四位二進(jìn)制加法器課程設(shè)計(jì)
- 高性能有限域乘法器的研究與實(shí)現(xiàn).pdf
- 二進(jìn)制格雷碼與自然二進(jìn)制碼的互換
- 二進(jìn)制和非二進(jìn)制LDPC譯碼器的FPGA設(shè)計(jì)與實(shí)現(xiàn).pdf
- 高性能并行乘法器關(guān)鍵技術(shù)研究.pdf
- 高性能DSP中32位浮點(diǎn)乘法器的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 32位高速高性能浮點(diǎn)陣列乘法器的設(shè)計(jì).pdf
- 1.4.2二進(jìn)制數(shù)
- 畢業(yè)論文—高性能數(shù)字乘法器芯片電路設(shè)計(jì)
- 二進(jìn)制與數(shù)據(jù)編碼
- 四位二進(jìn)制加減法器課程設(shè)計(jì)
- 數(shù)電課程設(shè)計(jì)--四位二進(jìn)制減法器
評論
0/150
提交評論