基于FPGA的高速并行Turbo碼譯碼器的研究與設(shè)計.pdf

1、Turbo碼于1993年由 C.Berrou提出,在低信噪比下具有接近 Shannon理論極限的優(yōu)異譯碼性能,引起了人們極大的研究熱情。隨著通信系統(tǒng)朝著高速率數(shù)據(jù)傳輸?shù)姆较虬l(fā)展,數(shù)據(jù)傳輸速率的要求高達上百兆,而 Turbo碼復(fù)雜的迭代譯碼算法給通信系統(tǒng)引入了較高的延遲,限制了 Turbo碼的應(yīng)用。因此,Turbo碼當(dāng)前的研究熱點之一,是設(shè)計資源消耗較小的硬件可實現(xiàn)的高速 Turbo碼譯碼器。
　　本文首先進行 Turbo碼編譯碼算

2、法的理論分析,在此基礎(chǔ)進行 Turbo碼編譯碼系統(tǒng)的仿真分析,尤其分析了碼的誤比特性能和譯碼復(fù)雜度,然后在兩者間權(quán)衡確定設(shè)計參數(shù),并利用 Xilinx ISE開發(fā)軟件完成了基于 FPGA的 Turbo碼編譯碼器的設(shè)計與仿真。同時,針對 Turbo碼譯碼延遲過高造成系統(tǒng)吞吐率降低的問題,對 Turbo碼分塊并行譯碼結(jié)構(gòu)進行改進和優(yōu)化,使得 Turbo碼編譯碼器的系統(tǒng)吞吐率顯著提高,而且有效節(jié)省了硬件資源,降低了譯碼復(fù)雜度。此外,針對 Tu

3、rbo碼的并行譯碼結(jié)構(gòu),提出了一種與之相匹配的 QPP交織/解交織的實現(xiàn)方案,其不僅能夠向譯碼器提供無沖突的并行實時前后向交織圖樣,而且實現(xiàn)復(fù)雜度較低,資源消耗較少,具有硬件可實現(xiàn)性。
　　在 MATLAB/Simulink環(huán)境下,結(jié)合 System Generator開發(fā)工具,搭建測試系統(tǒng)對 Turbo碼編譯碼器進行仿真,驗證 Turbo碼編譯碼器的正確性及其譯碼性能。仿真測試結(jié)果表明,所設(shè)計的 Turbo碼編譯碼器在系統(tǒng)吞吐率