基于“YHFT-XDSP”XMC接口的預(yù)取結(jié)構(gòu)的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、近年來(lái)，DSP應(yīng)用領(lǐng)域日益廣泛，性能也不斷提升，但處理器和訪存系統(tǒng)的性能差距卻越發(fā)明顯，“存儲(chǔ)墻”問(wèn)題成為制約DSP性能進(jìn)一步提升的瓶頸。多層次存儲(chǔ)結(jié)構(gòu)能有效改善“存儲(chǔ)墻”問(wèn)題，其中“兩級(jí)Cache+RAM”存儲(chǔ)結(jié)構(gòu)是當(dāng)前的主流形式之一，然而，Cache失效引起的訪存等待又嚴(yán)重影響了處理器執(zhí)行效率。研究表明，預(yù)取技術(shù)可以明顯減少 Cache失效率或失效代價(jià)，國(guó)內(nèi)外的相關(guān)研究也不斷推陳出新，但至今仍沒(méi)有得到廣泛認(rèn)可的高性能預(yù)取結(jié)構(gòu)問(wèn)世，其

2、主要原因便是成本和效率的均衡。因此，如何設(shè)計(jì)一種工程上易實(shí)現(xiàn)的有效的預(yù)取結(jié)構(gòu)，是當(dāng)前DSP設(shè)計(jì)中一個(gè)被不斷探討的熱門(mén)問(wèn)題。
　　“YHFT-XDSP”是國(guó)防科技大學(xué)在研的一款高性能多核32位 DSP，其主頻可達(dá)1GHz。采用“兩級(jí)Cache+RAM”存儲(chǔ)結(jié)構(gòu)，用戶可以靈活地配置每一級(jí)Cache與 RAM的比例。內(nèi)核與外部接口包括擴(kuò)展存儲(chǔ)控制器（XMC）和外部存儲(chǔ)控制器（ERI），其中，XMC是二級(jí)存儲(chǔ)器（L2）到外部公共存儲(chǔ)控制器

3、（PMC）的主要存儲(chǔ)訪問(wèn)通路，此外，XMC還負(fù)責(zé)完成地址位擴(kuò)展并提供存儲(chǔ)保護(hù)機(jī)制。本文基于“YHFT-XDSP”的XMC接口特點(diǎn)，圍繞預(yù)取結(jié)構(gòu)的設(shè)計(jì)進(jìn)行研究，主要完成以下幾方面工作：
　　首先，根據(jù)Cahce失效行為的特點(diǎn)，結(jié)合“YHFT-XDSP”的四種L2失效請(qǐng)求模式，設(shè)計(jì)了附加數(shù)據(jù)過(guò)濾層的分離式預(yù)取機(jī)制。該預(yù)取策略為失效率較高、空間局部性差異較大的數(shù)據(jù) Cahce失效設(shè)計(jì)了數(shù)據(jù)過(guò)濾層，以過(guò)濾空間局部性不好情況下的無(wú)效預(yù)取，增

4、強(qiáng)了預(yù)取的準(zhǔn)確率。此外，該策略還針對(duì)四種L2失效請(qǐng)求模式，設(shè)計(jì)了預(yù)取輔助失效讀功能，提高了訪存帶寬的利用率。
　　其次，基于“YHFT-XDSP”的XMC接口實(shí)現(xiàn)了可流水化的預(yù)取結(jié)構(gòu)，以及它與XMC接口配合工作的控制邏輯。當(dāng)L2失效請(qǐng)求到達(dá)XMC接口時(shí)，如果失效請(qǐng)求命中預(yù)取結(jié)構(gòu)，則直接從預(yù)取緩存中讀取數(shù)據(jù)，失效代價(jià)明顯減小。由于接口級(jí)硬件的速度要求低于緩存級(jí)，因此，相比于基于 Cache的預(yù)取結(jié)構(gòu)設(shè)計(jì)，基于XMC接口的設(shè)計(jì)保證了其