YHFT-XDSP片上二級(jí)存儲(chǔ)控制器中DMA邏輯的設(shè)計(jì)與驗(yàn)證.pdf

1、當(dāng)前信息時(shí)代DSP的應(yīng)用無處不在，DSP的技術(shù)也越來越成熟。片上存儲(chǔ)器作為DSP的一個(gè)重要組成部分，它的性能優(yōu)化對(duì)DSP性能提升有重要影響。目前DSP的片上存儲(chǔ)技術(shù)的發(fā)展具有以下趨勢：1. Cache+RAM結(jié)構(gòu)；2.兩級(jí)存儲(chǔ)結(jié)構(gòu)；3.容量不斷擴(kuò)大；4.存儲(chǔ)附屬功能增多。存儲(chǔ)的多樣化和附屬功能的增多帶來了存儲(chǔ)控制的復(fù)雜性。本文針對(duì)YHFT-XDSP芯片中通過DMA方式訪問片上二級(jí)存儲(chǔ)器（L2 SRAM）展開研究，本文的主要工作和貢獻(xiàn)包括

2、以下幾點(diǎn)。
　　1.分析了YHFT-XDSP芯片中片上二級(jí)存儲(chǔ)器和片內(nèi)DMA傳輸?shù)奶攸c(diǎn)，采用流水化方式設(shè)計(jì)并實(shí)現(xiàn)了存儲(chǔ)器的DMA訪問控制邏輯，有效提高了片上存儲(chǔ)器響應(yīng)DMA請(qǐng)求的處理效率和執(zhí)行頻率。
　　2.與 DMA訪問流水線技術(shù)相結(jié)合，設(shè)計(jì)并實(shí)現(xiàn)了影子標(biāo)簽技術(shù)，降低了DMA訪問L2 SRAM時(shí)，自動(dòng)維護(hù)L2 SRAM與一級(jí)數(shù)據(jù)Cache之間數(shù)據(jù)一致性的時(shí)間開銷，進(jìn)一步提高了DMA訪問效率。
　　3.增加了DMA訪問