基于SystemVerilog的FC-AE接口芯片的功能驗(yàn)證.pdf

1、隨著微電子技術(shù)的高速發(fā)展，電子系統(tǒng)變得越來越復(fù)雜，SoC（System-on-Chip）芯片的設(shè)計(jì)要求設(shè)計(jì)者必須同時(shí)考慮軟、硬件兩部分的開發(fā)以及多種IP核的集成。與此同時(shí)，SoC對驗(yàn)證的要求也越來越高。SystemVerilog是構(gòu)建于 Verilog-2001之上的一門語言。它大大提高了Verilog的代碼效率，同時(shí)SystemVerilog在代碼可讀性和代碼的可重用性方面也相對Verilog有很大的提高。SystemVerilog在

2、這些方面的改進(jìn)既為該語言使用現(xiàn)有的EDA工具、流程提供了便利，也為設(shè)計(jì)開發(fā)人員提供了非常高效的描述方法。SystemVerilog的最大優(yōu)點(diǎn)在于開發(fā)受控的測試平臺、產(chǎn)生帶隨機(jī)約束的激勵、基于覆蓋率的驗(yàn)證，以及基于斷言的驗(yàn)證。
　　本文基于某接口芯片的功能驗(yàn)證過程，研究了業(yè)界先進(jìn)的SystemVerilog語言的驗(yàn)證技術(shù)。結(jié)合該接口芯片的協(xié)議和功能要求，采用相關(guān)的SystemVerilog驗(yàn)證技術(shù)設(shè)計(jì)搭建了完善的功能驗(yàn)證平臺，完成了

3、該接口芯片的功能驗(yàn)證。在針對該接口芯片的功能驗(yàn)證平臺的設(shè)計(jì)中，使用了SystemVerilog的先進(jìn)的驗(yàn)證方法來設(shè)計(jì)和優(yōu)化驗(yàn)證平臺。通過對這些驗(yàn)證技術(shù)的分析與實(shí)踐，表明SystemVerilog擁有強(qiáng)大的系統(tǒng)級建模能力和高效驗(yàn)證的效率。
　　本文首先詳細(xì)分析介紹了SystemVerilog的各項(xiàng)先進(jìn)的驗(yàn)證技術(shù)，包括接口、面向?qū)ο蟮木幊?、隨機(jī)約束、線程間的通信、覆蓋率等方面的知識。這些新的驗(yàn)證方法技術(shù)為當(dāng)前超大規(guī)模、高復(fù)雜度的數(shù)字設(shè)

4、計(jì)提供了簡單、可重用、高效的驗(yàn)證手段。
　　由于接口芯片的功能設(shè)計(jì)是本文的基本驗(yàn)證對象，而根據(jù)芯片Spec來搭建符合設(shè)計(jì)規(guī)范的驗(yàn)證平臺是芯片功能驗(yàn)證的基本核心。因此，在SystemVerilog語言的介紹之后，本文詳細(xì)了接口芯片的內(nèi)部功能模塊設(shè)計(jì)。這些模塊包括：發(fā)送數(shù)據(jù)通道、接收數(shù)據(jù)通道、端口狀態(tài)機(jī)和流量控制模塊四大部分。
　　最后，本文詳細(xì)介紹了該接口芯片功能驗(yàn)證的SystemVerilog驗(yàn)證平臺的搭建過程，并且詳細(xì)介紹