基于CPLD的高速數(shù)據(jù)采集系統(tǒng)的實現(xiàn).pdf

1、高速數(shù)據(jù)采集系統(tǒng)在信息科學的各個領(lǐng)域中應(yīng)用越來越廣泛，而基于單片機、AR M的數(shù)據(jù)采集技術(shù)已經(jīng)很成熟，在對速度要求越來越苛刻的當代社會，這些技術(shù)已經(jīng)顯得有些力不從心，我們必須開發(fā)新的更高速的數(shù)據(jù)采集系統(tǒng)才能跟上信息產(chǎn)業(yè)發(fā)展的腳步，而隨著可編程邏輯器件這些年來的迅猛發(fā)展，它以其極高的集成度，穩(wěn)定的性能以及高速、易用的特點，在信息科學的各個領(lǐng)域都得到了廣泛的應(yīng)用，本設(shè)計基于這些特點，結(jié)合數(shù)據(jù)采集理論，可編程邏輯器件理論，模數(shù)轉(zhuǎn)換理論以及數(shù)字

2、濾波理論等理論基礎(chǔ)，并閱讀大量的國內(nèi)外文獻，提出了一種基于可編程邏輯器件的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計思想，并著手實踐。
　　本文選用ALTERA公司的MAX II系列EPM2210這一款CPLD芯片作為控制芯片，ADS805和TLV1570為模數(shù)轉(zhuǎn)換采樣芯片，并且根據(jù)各個芯片的數(shù)據(jù)手冊，設(shè)計了每個模塊的外圍電路，畫出了原理圖，最終將各個模塊的原理圖整合到一起，搭建了基于CPLD的高速數(shù)據(jù)采集系統(tǒng)，然后畫出系統(tǒng)總體的PCB板圖，制作電路

3、板，并通過編寫Verilog-HDL程序，用ALTERA公司的Quartuas II軟件進行編譯和綜合，用JATG下載線把程序下載到板子上的CPLD里面，對模數(shù)轉(zhuǎn)換芯片進行驅(qū)動，對采集到的數(shù)據(jù)進行處理以及與完成上位機進行通信的程序設(shè)計，成功的設(shè)計了一款基于 CPLD的高速數(shù)據(jù)采集系統(tǒng)，可以實時的采集電流、電壓值。
　　本文對所有編寫的CPLD中的模塊，包括濾波、有效值計算、與PC機的通信模塊以及 VFD顯示模塊都進行了調(diào)試和測試，