基于FPGA的數(shù)據(jù)高速采集系統(tǒng)設(shè)計.pdf

1、隨著數(shù)字技術(shù)的發(fā)展，數(shù)據(jù)采集系統(tǒng)被用于越來越多的領(lǐng)域中，如工業(yè)控制、無線通信、科學實驗等領(lǐng)域。人們對采集系統(tǒng)的高速性以及實時性等方面的要求越來越高。
　　目前，國內(nèi)外市場上的數(shù)據(jù)采集產(chǎn)品大多以單片機、DSP或FPGA作為數(shù)據(jù)采集系統(tǒng)的控制中心，以PCI總線作為其通訊總線的采集設(shè)備，此類采集卡受總線的限制，且易受主機內(nèi)其他器件的干擾。此外，高速、實時、連續(xù)大容量地采集及存儲數(shù)據(jù)也是數(shù)據(jù)采集系統(tǒng)的一個關(guān)鍵問題。本文在對數(shù)據(jù)采集技術(shù)的國

2、內(nèi)外發(fā)展現(xiàn)狀以及數(shù)據(jù)采集技術(shù)理論研究和分析的基礎(chǔ)上，總結(jié)了數(shù)據(jù)采集系統(tǒng)的特點以及發(fā)展趨勢，本著經(jīng)濟、實用、簡潔、可靠及安全的設(shè)計原則，提出了一種基于FPGA的高速、高精度、低功耗的數(shù)據(jù)采集系統(tǒng)的設(shè)計方案。
　　本設(shè)計采用FPGA作為控制系統(tǒng)的核心，控制高速ADC進行數(shù)據(jù)的采樣，并結(jié)合Altera公司提供的FIRIP核對采集出來的數(shù)據(jù)進行低通濾波，濾波后的數(shù)據(jù)經(jīng)過FIFO進行數(shù)據(jù)格式轉(zhuǎn)換后，存儲在動態(tài)存儲器SDRAM中，然后經(jīng)USB

3、轉(zhuǎn)串口電路傳輸?shù)接嬎銠C上進行顯示和數(shù)據(jù)分析。在FPGA內(nèi)部，采用了自上而下以及模塊化的程序思想來設(shè)計各外部模塊的控制程序。整個采集系統(tǒng)包括A/D采樣模塊、FIR數(shù)字濾波模塊、FPGA主控模塊、SDRAM控制器設(shè)計模塊以及USB轉(zhuǎn)串口電路五個部分，對每部分的硬件電路進行了功能測試，并采用ModelSim仿真軟件，編寫代碼對系統(tǒng)模塊進行功能仿真。
　　最后，采用本系統(tǒng)對模擬信號進行采樣，得到了大量的采樣數(shù)據(jù)，通過Matlab軟件對采集