基于FPGA的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì).pdf

1、高速數(shù)據(jù)采集系統(tǒng)(Data Acquisition System,簡(jiǎn)稱(chēng)DAS)作為信息系統(tǒng)的重要組成部分,是數(shù)字信號(hào)處理系統(tǒng)的重要數(shù)據(jù)來(lái)源,已被廣泛應(yīng)用于雷達(dá)、通信、軟件無(wú)線電和遙感等領(lǐng)域。隨著高速ADC與FPGA性能的提高,高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)也愈發(fā)靈活高效。高性能FPGA作為高速數(shù)據(jù)采集系統(tǒng)的控制核心,實(shí)現(xiàn)對(duì)采樣數(shù)據(jù)的接收、緩存、檢測(cè)和傳輸?shù)炔僮?使系統(tǒng)的功能實(shí)現(xiàn)具有較高的可擴(kuò)展性和靈活性。
　　 本文設(shè)計(jì)了一種基于

2、高速ADC和FPGA的高速數(shù)據(jù)采集系統(tǒng),完成對(duì)中頻雷達(dá)模擬信號(hào)數(shù)字化過(guò)程。論文首先討論了國(guó)內(nèi)外高速數(shù)據(jù)采集系統(tǒng)的技術(shù)和研究現(xiàn)狀,分析了本設(shè)計(jì)的性能指標(biāo),進(jìn)而給出整體設(shè)計(jì)方案。隨后在硬件設(shè)計(jì)部分闡述了ADC的時(shí)鐘電路、電源電路和模擬信號(hào)接口；FPGA的配置調(diào)試設(shè)計(jì)、電源設(shè)計(jì)和高速數(shù)據(jù)接口。在軟件設(shè)計(jì)部分描述了分流緩存模塊、信號(hào)檢測(cè)模塊和數(shù)據(jù)傳輸接口的原理和實(shí)現(xiàn)過(guò)程。最后對(duì)各個(gè)模塊進(jìn)行仿真、調(diào)試,并給出了仿真結(jié)果和數(shù)據(jù)。
　　 高速