12bit 100MHz Pipeline ADC-采樣-保持電路設計.pdf_第1頁
已閱讀1頁，還剩62頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、近年來，隨著多媒體技術與物聯(lián)網(wǎng)技術的迅猛發(fā)展，高速高精度的模數(shù)轉換器(ADC)的研究也變得越來越重要。高速、高精度采樣/保持電路(S/H)是ADC的核心元件。本文對高速、高精度采樣/保持電路(S/H)進行了詳細的研究，并且重點分析設計了其核心電路柵壓自舉開關與全差分運算放大器(OTA)。最終完成了一款適用于12bit100MHz Pipeline ADC的高速、高精度采樣/保持電路。
　　 首先，為了提高S/H電路的精度，減小芯

2、片的面積，選擇了電容翻轉式采樣/保持電路。在分析了采樣保持電路的三大主要誤差來源之后確定了本文的設計重點便是解決開關的線性度問題與全差分運算放大器高增益與大帶寬的問題。然后，考慮到柵壓自舉開關能有效的解決開關的線性度問題，因此重點分析和設計了一個線性度較高的柵壓自舉開關電路?？紤]到高增益與大帶寬對采樣/保持電路建立過程的重要性，因此，采用兩級增益自舉套筒式全差分運算放大器有效的解決了全差分運算放大器高增益、大帶寬的要求。最終，利用Vir

3、tuoso完成了各模塊電路的版圖設計。
　　 在Linux工作環(huán)境下，基于SMIC0.18um CMOS工藝庫，使用Cadence工作平臺中SPECTRE工具對設計的部分模塊電路進行了仿真驗證。結果表明，所設計的柵壓自舉開關能實現(xiàn)良好的電平跟隨，所設計的全差分運算放大器達到94dB高增益，1.2GHz大帶寬，74°相位裕度。所設計的采樣/保持單元電路在1GHz時鐘頻率下能實現(xiàn)對100MHz輸入信號的采樣與保持，達到了12bit1

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論