基于VMM的數(shù)據(jù)通路驗(yàn)證平臺(tái)的設(shè)計(jì).pdf

1、由于系統(tǒng)級(jí)芯片(SystemonaChip，SoC)的復(fù)雜程度不斷提高，仿真驗(yàn)證工作在芯片的設(shè)計(jì)流程中扮演了越來越重要的角色。一套完善的驗(yàn)證環(huán)境會(huì)提高測(cè)試的效率，降低產(chǎn)品設(shè)計(jì)失敗的風(fēng)險(xiǎn)，并且高度可重用。論文討論了SoC芯片中數(shù)據(jù)傳輸通路的概念，并基于驗(yàn)證方法學(xué)指南(VerificationMethodologyManual,VMM)，使用SystemVerilog語言搭建了一套覆蓋率驅(qū)動(dòng)的隨機(jī)驗(yàn)證環(huán)境，用于對(duì)數(shù)據(jù)傳輸通路進(jìn)行仿真驗(yàn)證。<

2、br>　　 論文根據(jù)數(shù)據(jù)傳輸通路的特點(diǎn)將其分為兩類:透明的數(shù)據(jù)通路和非透明的數(shù)據(jù)通路。針對(duì)兩種不同類型的數(shù)據(jù)通路，利用VMM中的驗(yàn)證方法，搭建了可以自動(dòng)產(chǎn)生隨機(jī)激勵(lì)、自動(dòng)生成覆蓋率報(bào)告、自動(dòng)進(jìn)行數(shù)據(jù)比對(duì)并且高度可重用的驗(yàn)證環(huán)境。同時(shí)，可以根據(jù)待測(cè)模塊(DesignUnderTest,DUT)的工作方式，實(shí)現(xiàn)隨機(jī)激勵(lì)的約束和覆蓋率模型的擴(kuò)展。論文用總線轉(zhuǎn)換接口和雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器控制器作為透明數(shù)據(jù)通路的例子，用I2C控制器和通用