基于VMM的二級(jí)Cache的設(shè)計(jì)及驗(yàn)證.pdf

1、隨著集成電路（IC:Integrated Circuit）行業(yè)的不斷發(fā)展，芯片設(shè)計(jì)規(guī)模不斷增大，功能也越來(lái)越復(fù)雜，使得驗(yàn)證的難度和重要性日益增大，如今驗(yàn)證已成為芯片開發(fā)周期的瓶頸。為縮短芯片開發(fā)周期，如何提高芯片的驗(yàn)證質(zhì)量和效率已經(jīng)成為行業(yè)關(guān)注的重點(diǎn)。本文對(duì)當(dāng)前流行的驗(yàn)證技術(shù)進(jìn)行了分析并指出傳統(tǒng)驗(yàn)證方法學(xué)的缺點(diǎn)。因此學(xué)習(xí)和掌握一種高級(jí)驗(yàn)證方法學(xué)的技巧對(duì)提高芯片驗(yàn)證的效率與質(zhì)量很有必要。
　　本文研究的內(nèi)容是設(shè)計(jì)一款L2Cache芯

2、片，并對(duì)L2Cache進(jìn)行功能驗(yàn)證。L2Cache（Last-Level Cache：二級(jí)高速緩存）是計(jì)算機(jī)體系結(jié)構(gòu)中連接主存和L1Cache（一級(jí)高速緩存）的緩存單元，負(fù)責(zé)實(shí)現(xiàn)L1與主存的數(shù)據(jù)的緩存與傳輸功能，是計(jì)算機(jī)的重要組成部分。本文在對(duì)已有部分主流處理器的L2Cache的功能特點(diǎn)和結(jié)構(gòu)特性的調(diào)研和分析的基礎(chǔ)之上，制定L2Cache的設(shè)計(jì)規(guī)范。在對(duì)L2Cache的RTL（Register Transfer Level：寄存器傳輸級(jí)

3、）設(shè)計(jì)環(huán)節(jié)，根據(jù)芯片的設(shè)計(jì)規(guī)范和L2Cache的功能要求，首先編寫了設(shè)計(jì)模塊的詳細(xì)設(shè)計(jì)方案，確定接口信號(hào)和內(nèi)部寄存器；然后按照詳細(xì)的設(shè)計(jì)方案進(jìn)行RTL編碼。以芯片設(shè)計(jì)規(guī)范為標(biāo)準(zhǔn)，提取功能點(diǎn)和創(chuàng)建功能覆蓋率模型，指導(dǎo)下一步功能驗(yàn)證工作。
　　通過(guò)對(duì)當(dāng)今業(yè)界流行的VMM（Verification Methodology Manual）驗(yàn)證方法學(xué)的學(xué)習(xí)和理解，在標(biāo)準(zhǔn)的VMM驗(yàn)證架構(gòu)之上，利用SystemVerilog高級(jí)硬件驗(yàn)證語(yǔ)言，搭

4、建了L2Cache的驗(yàn)證平臺(tái)，并開發(fā)測(cè)試用例，本文使用Snopsys公司的VCS仿真器進(jìn)行功能仿真驗(yàn)證。仿真過(guò)程中同時(shí)使用了覆蓋率驅(qū)動(dòng)的驗(yàn)證、可約束隨機(jī)測(cè)試和定向測(cè)試（直接測(cè)試）三者相結(jié)合的驗(yàn)證技術(shù)，以代碼覆蓋率、功能覆蓋率衡量驗(yàn)證工作的進(jìn)展，共同完成了驗(yàn)證工作。文章最后給出并分析了所驗(yàn)證芯片的代碼覆蓋率和功能覆蓋率報(bào)告，并對(duì)驗(yàn)證過(guò)程中發(fā)現(xiàn)設(shè)計(jì)中存在Bug進(jìn)行分類統(tǒng)計(jì)。最后，對(duì)本設(shè)計(jì)的驗(yàn)證平臺(tái)進(jìn)行復(fù)用性研究，本文復(fù)用在具有同等接口協(xié)議的