基于IEEE 1394b的SerDes芯片數(shù)字電路設(shè)計(jì)與實(shí)現(xiàn).pdf

1、隨著高速數(shù)據(jù)傳輸需求的增加，應(yīng)用于高速串行接口設(shè)計(jì)的SerDes技術(shù)越來越受到人們的重視。SerDes技術(shù)通過將多路低速并行信號(hào)轉(zhuǎn)化成高速串行信號(hào)進(jìn)行傳輸，這種時(shí)分多路復(fù)用技術(shù)可以充分利用信道容量、降低通信成本。同時(shí)作為串行通信技術(shù)標(biāo)準(zhǔn)之一的IEEE1394b因其速度快、物理點(diǎn)對(duì)點(diǎn)和熱插拔等特點(diǎn)而應(yīng)用廣泛。
　　SerDes高速串行接口電路結(jié)構(gòu)復(fù)雜，涉及模擬和數(shù)字兩個(gè)部分。本課題的目標(biāo)是完成符合IEEE1394b標(biāo)準(zhǔn)的SerDes

2、芯片設(shè)計(jì)，作者負(fù)責(zé)SerDes數(shù)字模塊的設(shè)計(jì)與實(shí)現(xiàn)。本文首先介紹了SerDes接口電路的結(jié)構(gòu)和基于IEEE1394b協(xié)議的SerDes電路中數(shù)字模塊的功能，提出采用自頂向下的設(shè)計(jì)方法進(jìn)行電路設(shè)計(jì)。通過分析協(xié)議，確定模塊的功能模式和技術(shù)指標(biāo)，然后將電路劃分為若干子模塊，利用Verilog HDL硬件描述語言完成數(shù)字模塊的RTL級(jí)代碼設(shè)計(jì)，最后利用仿真軟件對(duì)設(shè)計(jì)電路進(jìn)行功能仿真驗(yàn)證保證設(shè)計(jì)的功能正確性。
　　考慮到芯片測(cè)試問題，所以在

3、SerDes設(shè)計(jì)中添加IIC Slave控制器和內(nèi)建自測(cè)試電路。IIC Slave控制器用于完成芯片測(cè)試模式的選擇，通過讀寫SerDes內(nèi)部各模塊的控制字來配合測(cè)試。內(nèi)建自測(cè)試電路完成芯片關(guān)鍵模塊的測(cè)試和結(jié)果分析，電路由測(cè)試向量產(chǎn)生模塊和測(cè)試數(shù)據(jù)分析模塊兩部分構(gòu)成。這些測(cè)試電路有助于我們簡(jiǎn)化芯片測(cè)試難度，更有效的檢測(cè)SerDes關(guān)鍵模塊。
　　在完成數(shù)字模塊的RTL級(jí)電路設(shè)計(jì)后，本文采用基于標(biāo)準(zhǔn)單元的設(shè)計(jì)方法完成了SerDes芯片