基于IEEE 1394b的SerDes芯片數(shù)字電路設計與實現(xiàn).pdf

1、隨著高速數(shù)據(jù)傳輸需求的增加，應用于高速串行接口設計的SerDes技術(shù)越來越受到人們的重視。SerDes技術(shù)通過將多路低速并行信號轉(zhuǎn)化成高速串行信號進行傳輸，這種時分多路復用技術(shù)可以充分利用信道容量、降低通信成本。同時作為串行通信技術(shù)標準之一的IEEE1394b因其速度快、物理點對點和熱插拔等特點而應用廣泛。
　　SerDes高速串行接口電路結(jié)構(gòu)復雜，涉及模擬和數(shù)字兩個部分。本課題的目標是完成符合IEEE1394b標準的SerDes

2、芯片設計，作者負責SerDes數(shù)字模塊的設計與實現(xiàn)。本文首先介紹了SerDes接口電路的結(jié)構(gòu)和基于IEEE1394b協(xié)議的SerDes電路中數(shù)字模塊的功能，提出采用自頂向下的設計方法進行電路設計。通過分析協(xié)議，確定模塊的功能模式和技術(shù)指標，然后將電路劃分為若干子模塊，利用Verilog HDL硬件描述語言完成數(shù)字模塊的RTL級代碼設計，最后利用仿真軟件對設計電路進行功能仿真驗證保證設計的功能正確性。
　　考慮到芯片測試問題，所以在

3、SerDes設計中添加IIC Slave控制器和內(nèi)建自測試電路。IIC Slave控制器用于完成芯片測試模式的選擇，通過讀寫SerDes內(nèi)部各模塊的控制字來配合測試。內(nèi)建自測試電路完成芯片關(guān)鍵模塊的測試和結(jié)果分析，電路由測試向量產(chǎn)生模塊和測試數(shù)據(jù)分析模塊兩部分構(gòu)成。這些測試電路有助于我們簡化芯片測試難度，更有效的檢測SerDes關(guān)鍵模塊。
　　在完成數(shù)字模塊的RTL級電路設計后，本文采用基于標準單元的設計方法完成了SerDes芯片