高速數(shù)字電路設(shè)計與信號完整性分析.pdf

1、在高速數(shù)字電路設(shè)計中不可避免地會遇到各種信號完整性問題。因而在PCB設(shè)計初期就進行電路板級仿真已經(jīng)成為必然。基于信號完整性的PCB仿真設(shè)計就是根據(jù)器件的仿真模型，使用仿真軟件通過對信號完整性的計算分析得出設(shè)計的解空間，然后在此基礎(chǔ)上完成PCB設(shè)計。最后對設(shè)計進行驗證，看其是否滿足預(yù)計的信號完整性要求。如果不能滿足要求，則反復(fù)修改版圖設(shè)計。這與傳統(tǒng)PCB的設(shè)計相比，既縮短了設(shè)計周期，又降低了設(shè)計成本。
　　 本文基于信號完整性的基

2、本理論：傳輸線理論，對串擾、反射和同步開關(guān)噪聲等信號完整性問題進行分析，并討論了各種相應(yīng)問題的解決方法。在此基礎(chǔ)上，基于某雷達信號處理機高速信號處理板的硬件設(shè)計，應(yīng)用高速PCB的信號完整性設(shè)計流程進行系統(tǒng)分析與設(shè)計。在Cadence公司的SPECCTRAQuest SI Expert仿真軟件環(huán)境下，對關(guān)鍵網(wǎng)絡(luò)進行仿真分析，如確定布線的拓撲結(jié)構(gòu)，時序分析等。根據(jù)仿真和分析的結(jié)果制定合理的約束規(guī)則，指導(dǎo)PCB的布局、布線。并在布線后對系統(tǒng)進