面向高性能處理器的高速數字電路信號完整性驗證及優(yōu)化.pdf_第1頁
已閱讀1頁，還剩63頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、隨著電子技術的快速發(fā)展和工藝制程的不斷進步，英特爾處理器變得越來越強大。這種強大不光體現在處理器核心數和線程數的增加上，還體現在以往由處理器外部的芯片組負責的功能越來越多地被集成到了處理器內部，英特爾從上一代 Thurley平臺處理器集成內存控制器開始，到最新的Romley平臺處理器集成高速串行數據傳輸PCI-Express控制器。在處理器通過集成融合獲得更低延時和更高性能的同時，對于高速數字服務器系統(tǒng)設計者來說則面臨比以往更大的挑戰(zhàn)。

2、保證處理器高速數字電路信號完整性，已成為影響設計方案成敗的關鍵因素。
　　本文以雙路服務器平臺升級Ivy Bridge（IVB）處理器之后的信號完整驗證和優(yōu)化研發(fā)過程為例，以信號完整性理論為基礎，對高速服務器系統(tǒng)中由于處理器更新?lián)Q代而受到影響的設計包括內存子系統(tǒng)，PCI-Express子系統(tǒng)，處理器之間相互通信的QPI總線以及處理器和芯片組之間的DMI總線進行分析研究。針對不同子系統(tǒng)各自的技術特性，選擇不同的信號完整性驗證方法和驗

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論