四陣元衛(wèi)星導航抗干擾接收數(shù)字處理平臺設計.pdf

1、數(shù)字信號處理理論隨著現(xiàn)代電子信息技術的飛速發(fā)展得到了廣泛的應用，特別是語音信號識別、聲納數(shù)據(jù)采集、雷達信號接收、圖像信息處理、衛(wèi)星通信保障等諸多關鍵領域取得了矚目的成績。然而，現(xiàn)代化生活使電磁環(huán)境變得異常復雜，數(shù)字信號不可避免的受到復雜電磁環(huán)境的影響，特別是外界噪聲和強功率干擾源。所以，數(shù)字信號抗干擾技術尤其是承載抗干擾算法的運行平臺的研制變得尤為重要，特別是應用于實際工程中的抗干擾處理平臺，對平臺接收的導航數(shù)據(jù)處理速率、數(shù)據(jù)處理量有著

2、很高的實際應用要求。
　　本課題的設計方案是將FPGA設為處理核心，首先在保證抗干擾性能的前提下，實現(xiàn)器件芯片選型節(jié)約成本和減小設計空間的目標。數(shù)據(jù)傳輸模塊為14位高速高精度模數(shù)轉(zhuǎn)換通道，使用數(shù)字處理芯片F(xiàn)PGA實現(xiàn)四路通道采集到的數(shù)據(jù)下變頻、自適應抗干擾和上變頻等功能，最終將抗干擾算法處理后的導航數(shù)據(jù)恢復至用戶終端所需要的模擬信號。本文分別完成了針對FPGA外圍電路、導航數(shù)據(jù)采集通道、導航數(shù)據(jù)恢復通道和電源供電系統(tǒng)等模塊的電路設