GPS接收機中頻處理平臺抗干擾技術研究.pdf

1、GPS是目前應用最為廣泛的導航定位系統(tǒng),隨著電磁環(huán)境的日益復雜,對GPS接收機抗干擾技術的研究也越來越受到人們的重視。
　　 對GPS接收機抗干擾技術的研究主要有兩方面,一是對抗干擾算法進行改進,使其能夠完成微弱GPS信號的捕獲,跟蹤,導航解算等。另一方面則是對GPS接收機的硬件系統(tǒng)進行性能上的優(yōu)化,通過合理的電路設計以及對高性能采樣方案和數(shù)字處理方案的設計來增加GPS接收機接收信號的動態(tài)范圍,提高其抗干擾性能。本課題重點研究后

2、者。
　　 本文首先對高速數(shù)字系統(tǒng)的設計理論進行了介紹,分析了采樣時鐘抖動對高性能數(shù)字系統(tǒng)信噪比的影響以及采樣時鐘源的相位噪聲與時鐘抖動之間的轉(zhuǎn)換關系。同時對中頻采樣前端驅(qū)動電路的設計進行了研究。
　　 其次,本文重點研究了GPS接收機中頻處理平臺的設計方法,分別對模擬通道模塊、采樣模塊、時鐘模塊、數(shù)據(jù)處理模塊、電源模塊進行了詳細的分析,根據(jù)系統(tǒng)要求進行了芯片選型,并設計出具體電路。
　　 然后,將高性能PCB設