一種多模式Viterbi譯碼器的設計與實現(xiàn).pdf

1、隨著無線通信的發(fā)展，信道編碼與譯碼的技術也得到廣泛研究。卷積碼是信道中的常見編碼方式。目前絕大多數(shù)現(xiàn)代無線通信系統(tǒng)采用卷積信道編碼器與Viterbi信道譯碼器相結合的信道糾錯方式。本論文設計和實現(xiàn)的多模式高性能Viterbi譯碼器芯片可以支持這些無線通信系統(tǒng)中的信道卷積譯碼。
　　本課題基于65nm CMOS工藝，采用半定制的設計流程，對該多模式Viterbi譯碼器進行了全面的邏輯設計與驗證，并完成了邏輯綜合與物理設計的任務。論文

2、研究的主要內容和工作成果包括以下幾個方面：
　　☆根據(jù)該Viterbi譯碼器的功能需求，設計了該部件總體結構，并完成了各個功能模塊的詳細設計。
　　☆在Viterbi譯碼的狀態(tài)量度更新環(huán)節(jié)，需要同時兼顧芯片耗費的硬件資源與計算速度這兩個目標。在本譯碼器的設計中，采用了基于改進基4算法的兩級級聯(lián)ACS工作的方式，很好地解決了狀態(tài)量度計算速度和硬件消耗的矛盾，同時可以很好的支持多種工作模式。
　　☆在基于兩級級聯(lián) ACS的

3、狀態(tài)量度計算過程中，狀態(tài)量度的存儲管理是一個設計難點。本文采用分塊存儲結構，很好地解決了這個問題。
　　☆狀態(tài)量度更新過程中，需要防止路徑量度計算時發(fā)生溢出。本文設計中采用了取模歸一化的方法。這種方法有效地減少了硬件消耗，提高了路徑量度計算的速度。
　　☆該 Viterbi譯碼器幸存路徑管理部分，采用了本文提出的改進 one-pointer算法。這種方法克服了原始 one-pointer算法中存儲器需要根據(jù)約束長度大小分體的