一種可配置離散希爾伯特變換協(xié)處理器的設(shè)計與實現(xiàn).pdf

1、離散希爾伯特變換(Discrete Hilbert Transform,DHT)是數(shù)字信號處理中一種重要變換,它是將實數(shù)信號變換為復(fù)數(shù)信號的處理。DHT是正交信號處理的重要數(shù)學(xué)工具,它在正交信號的調(diào)制與解調(diào)、自動增益控制、視頻和彩色圖像壓縮、醫(yī)學(xué)成像和瞬時頻率估計等領(lǐng)域都有重要應(yīng)用。
　　本文首先通過對實現(xiàn)DHT的基本方法進(jìn)行比較,得出應(yīng)用FFT-IFFT的方法實現(xiàn)DHT,結(jié)構(gòu)簡單、配置性強(qiáng)。并提出一種基于這種方法的可配置單精度浮

2、點數(shù)DHT協(xié)處理器的VLSI結(jié)構(gòu),對這種結(jié)構(gòu)進(jìn)行FPGA的設(shè)計與實現(xiàn)。本文所設(shè)計的協(xié)處理器具有如下特點:1)支持多種變換,包括FFT、IFFT和DHT,實現(xiàn)了功能的可配置性。2)支持2的正整數(shù)次冪的任意長度的變換,而考慮到該協(xié)處理器的RAM的深度的限制,文中DHT協(xié)處理器最大支持1024點運算。3)通過對IFFT和DHT輸入、輸出數(shù)據(jù)進(jìn)行特殊處理,應(yīng)用相同的DIF FFT運算單元進(jìn)行運算,有效地提高了算術(shù)運算單元的復(fù)用率,減小了邏輯資源

3、的消耗。4)該協(xié)處理器利用旋轉(zhuǎn)因子復(fù)數(shù)乘法對稱性,使ROM深度由512減少到256,有效地節(jié)省了資源的消耗。5)為保持通用性和高效性,協(xié)處理器采用IEEE754單精度浮點數(shù)標(biāo)準(zhǔn),內(nèi)部算數(shù)運算采用收斂舍入方式。
　　本文通過FPGA驗證得到運算的相對誤差在0.001％以內(nèi),運算精度很高;應(yīng)用Design Compiler綜合得到該協(xié)處理器的ASCI參數(shù),面積是4.052 mm、功耗是37.5 mW,均低于參考文獻(xiàn)[51]、[52]和