版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、由于具有巨大的軍事和民用價值,微機(jī)械加速度計是目前應(yīng)用最廣泛的MEMS集成傳感器之一。其中,電容式Sigma Delta微加速度計由于具有高帶寬、直接數(shù)字輸出、與標(biāo)準(zhǔn)CMOS工藝有良好的兼容性等優(yōu)點(diǎn),成為當(dāng)前集成微加速度計研究的熱點(diǎn)。接口ASIC電路是實(shí)現(xiàn)高性能集成傳感器的關(guān)鍵,因此開展Sigma Delta微加速度計接口ASIC電路的研究具有重要的研究意義與實(shí)用價值。
當(dāng)前,高階Sigma Delta微加速度計接口電路的研究
2、在系統(tǒng)參數(shù)設(shè)計、綜合非線性分析、殘留運(yùn)動噪聲分析、系統(tǒng)參數(shù)優(yōu)化等方面還有待于完善,所設(shè)計出的接口芯片難以進(jìn)行后期參數(shù)調(diào)整。針對以上情況,本文開展了高階Sigma Delta微加速度設(shè)計過程中的相關(guān)關(guān)鍵問題的研究。
通過綜合分析單反饋與分布式反饋兩種高階Sigma Delta加速度計拓?fù)浣Y(jié)構(gòu)的特點(diǎn),本文選取分布式反饋結(jié)構(gòu),并據(jù)此結(jié)構(gòu)給出了基于量化噪聲整形環(huán)路特性的加速度計系統(tǒng)參數(shù)初始條件的設(shè)計方法,該方法能夠有效簡化系統(tǒng)參數(shù)的設(shè)
3、計流程;根據(jù)分布反饋式高階數(shù)字加速度計的特點(diǎn),本文建立了考慮信號傳輸特性的系統(tǒng)噪聲傳輸模型以及綜合多種非線性來源的系統(tǒng)非線性模型,并基于這些模型分析了加速度計噪聲特性、非線性特性與系統(tǒng)電學(xué)參數(shù)的關(guān)系,分析結(jié)果表明,可以通過優(yōu)化系統(tǒng)參數(shù)實(shí)現(xiàn)數(shù)字加速度計性能的優(yōu)化;殘留運(yùn)動是數(shù)字閉環(huán)加速度計與模擬閉環(huán)加速度計的最重要的區(qū)別之一,而目前相關(guān)文獻(xiàn)對于殘留運(yùn)動噪聲是否為系統(tǒng)主要噪聲源尚無定論,本文建立了殘留運(yùn)動噪聲的解析模型,通過分析模型并仿真可
4、知,殘留運(yùn)動噪聲不是加速度計的主要噪聲源。
針對當(dāng)前高階Sigma Delta微加速度計參數(shù)設(shè)計只考慮量化噪聲特性的不足,通過綜合分析系統(tǒng)參數(shù)對加速度計噪聲特性、非線性、穩(wěn)定性的影響,建立了加速度計系統(tǒng)參數(shù)綜合優(yōu)化模型并給出了優(yōu)化方法。仿真與實(shí)測結(jié)果表明,本文建立的參數(shù)優(yōu)化模型與方法能夠有效的實(shí)現(xiàn)加速度計性能的優(yōu)化。
在理論分析的基礎(chǔ)上,完成了高階Sigma Delta微加速度計接口ASIC電路設(shè)計。設(shè)計了能夠通過外
5、圍元件調(diào)整組成模擬閉環(huán)與數(shù)字閉環(huán)加速度計的電路結(jié)構(gòu);設(shè)計了能夠?qū)崿F(xiàn)前級微弱電容檢測電路與級聯(lián)積分器時序分離的系統(tǒng)工作模式與控制時序;設(shè)計了改進(jìn)的級聯(lián)積分器結(jié)構(gòu),有效的解決了積分器中運(yùn)算放大器設(shè)計問題;設(shè)計了改進(jìn)的分布反饋參數(shù)控制電路,結(jié)合前饋增益調(diào)節(jié)電路實(shí)現(xiàn)了加速度計系統(tǒng)參數(shù)后期調(diào)節(jié);在設(shè)計完成包括三種運(yùn)算放大器、鎖存比較器、時序產(chǎn)生電路、電壓基準(zhǔn)源、LDO等電路模塊之后,通過Cadence APS高速并行仿真器對整體電路進(jìn)行了模擬仿真
6、,仿真結(jié)果表明,晶體管級電路設(shè)計滿足要求。
在對加速度計接口芯片進(jìn)行版圖設(shè)計后,搭載哈工大MEMS中心工程批圓片進(jìn)行流片。芯片樣品與敏感結(jié)構(gòu)組成測試傳感器,實(shí)測結(jié)果表明,芯片各模塊工作正常,比較器建立時間24nS,電壓基準(zhǔn)源溫度系數(shù)為8ppm/℃,LDO輸出噪聲約為100nV/ Hz1/2,接口ASIC芯片與敏感結(jié)構(gòu)組成模擬閉環(huán)加速度計后輸出噪聲約為:12μg/Hz1/2;偏置穩(wěn)定性為0.128mg;線性度約為0.07%;接口
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 高精度SIGMA-DELTA微加速度計接口ASIC芯片研究.pdf
- 電容式SIGMA-DELTA微加速度計接口ASIC芯片研究.pdf
- 閉環(huán)微加速度計高階Sigma-Delta調(diào)制ASIC電路的設(shè)計.pdf
- 低功耗數(shù)字加速度計接口ASIC芯片設(shè)計.pdf
- 連續(xù)時間閉環(huán)微加速度計接口ASIC的設(shè)計.pdf
- 閉環(huán)電容式微加速度計接口ASIC研究.pdf
- 低功耗閉環(huán)加速度計接口ASIC設(shè)計.pdf
- 閉環(huán)微加速度計接口全差分asic電路的設(shè)計
- 閉環(huán)微加速度計接口全差分ASIC電路的設(shè)計.pdf
- 高動態(tài)范圍閉環(huán)微加速度計接口ASIC電路設(shè)計.pdf
- 閉環(huán)微加速度計ΣΔ調(diào)制ASIC電路的設(shè)計.pdf
- Sigma Delta數(shù)字加速度計中諧波失真分析及優(yōu)化.pdf
- 三軸電容式微加速度計接口ASIC設(shè)計.pdf
- 接口ASIC芯片對閉環(huán)加速度計穩(wěn)定性的影響分析.pdf
- 加速度計設(shè)計
- FBAR微加速度計設(shè)計.pdf
- Sigma-delta數(shù)字加速度計中噪聲測試分析及優(yōu)化.pdf
- 微加速度計接口電路中LDO的設(shè)計.pdf
- ∑-△微加速度計系統(tǒng)研究.pdf
- 加速度計類型簡介
評論
0/150
提交評論