閉環(huán)電容式微加速度計接口ASIC研究.pdf

1、本論文在深入分析閉環(huán)加速度計基本原理的基礎上,結合本MEMS中心設計加速度計的經驗,利用華潤上華CSMC0.5μmDPDM工藝模型參數設計完成了閉環(huán)加速度計信號處理電路。閉環(huán)加速度計信號處理電路主要包含兩部分:模擬部分與數字部分。模擬部分包含控制開關電路、驅動電路、前級運算放大器、采樣保持電路、相位調節(jié)電路、單位增益緩沖器、基準電流源、電容補償陣列、開關電壓轉換電路。電容陣列的采用,可以在一定程度上彌補由于工藝偏差造成的差分電容容值偏差

2、。電容補償陣列在沒有加速度敏感部分的條件下,也能夠驗證整體電路的功能。數字部分包含環(huán)形振蕩器、分頻器、組合邏輯門、非交疊時鐘產生電路。通過數字部分產生了8組不同相位的時序控制信號,各時序信號之間未發(fā)生時鐘交疊。通過數字電路控制開關的導通與關斷,加速度系統(tǒng)處于不同狀態(tài)。數字電路的時鐘是2MHz,一個完整的工作周期由32個狀態(tài)組成。每個周期是由三個相位組成:檢測相位,采樣相位,力反饋相位。每個周期始于力反饋相位結束處與檢測相位的開始處。整體