閉環(huán)微加速度計接口全差分ASIC電路的設計.pdf

1、為了實現(xiàn)高性能閉環(huán)微加速度計檢測系統(tǒng)，本文對全差分檢測電路進行了研究。
　　檢測電路分為全橋平衡模塊、電荷放大器模塊、信號放大模塊、相關雙采樣模塊、采樣保持模塊、閉環(huán)反饋模塊、低通濾波模塊和數(shù)字時序控制模塊。本文對電路各模塊的具體設計方法給出了詳細的分析和介紹，并對電路系統(tǒng)的誤差電壓和噪聲做了詳盡的分析，以這些理論分析結果來優(yōu)化電路性能。分析結果表明，對于給定的傳感器結構，前級運放單位增益帶寬和等效輸入噪聲、電荷放大器反饋電容、系

2、統(tǒng)采樣頻率、參考電壓源噪聲、激發(fā)電壓大小和前級運放輸入端寄生電阻對電路性能影響很大。在實際設計中需要在靈敏度、量程、功耗、噪聲、建立電壓精度、工作帶寬和信號保真度之間折衷。最終優(yōu)化設計的電路等效輸入噪聲為1.63μg/ Hz，可以與傳感器結構噪聲相比擬。
　　利用商用0.5μm CMOS DPDM18V/5V工藝庫完成電路設計，采用Hspice進行電路仿真。仿真結果發(fā)現(xiàn)，全差分檢測電路與單端檢測電路相比，零點漂移最大減小了71.0

3、％，線性度提高了62.5%。最終整體電路性能如下：在±5V工作電壓下，對于1kHz激發(fā)頻率加速度輸入，系統(tǒng)靈敏度為0.308V/g，零點漂移-1.456mV，非線性為0.03%。
　　本文完成了版圖設計，并從版圖布局、器件匹配、噪聲保護和可靠性設計幾個方面對版圖進行了優(yōu)化設計，Hspice后仿真結果為：在±5V工作電壓下，對于1kHz激發(fā)頻率±1g加速度輸入，系統(tǒng)靈敏度為0.269V/g，零點漂移-106.54μV。
　　本