RPSim：面向SoC軟件研發(fā)的快速原型全系統(tǒng)模模擬平臺設(shè)計(jì)與實(shí)現(xiàn).pdf

1、近年來，SoC(System-on-Chip)產(chǎn)品越來越普及，如手機(jī)、平板電腦等。而為了更好的適應(yīng)市場和技術(shù)發(fā)展的節(jié)奏，SoC產(chǎn)品的上市時(shí)間被壓縮到8到12個(gè)月。如此緊湊的時(shí)間計(jì)劃使得SoC產(chǎn)品的研發(fā)工作面臨著前所未有的挑戰(zhàn)和壓力。
　　SoC產(chǎn)品的研發(fā)周期通常由兩部分過程組成，硬件設(shè)計(jì)過程和軟件研發(fā)過程。其中，軟件研發(fā)過程所占的比重較大，最多可以達(dá)到70％，因而一旦硬件結(jié)構(gòu)的細(xì)節(jié)被基本確定之后，相關(guān)的軟件研發(fā)工作就需要盡可能早的

2、在相關(guān)硬件的模擬平臺上開始，以便更快的開發(fā)出硬件可用的應(yīng)用程序和系統(tǒng)軟件。因此，可定制易擴(kuò)展的模擬平臺作為SoC產(chǎn)品研發(fā)工作的關(guān)鍵工具一直是相關(guān)研究工作者所關(guān)注的重點(diǎn)所在。
　　然而，當(dāng)前的模擬平臺并不能很好的支持SoC軟件的迅速研發(fā)。這是由于在硬件設(shè)計(jì)中，為了提高設(shè)計(jì)的效率，研發(fā)者們通常會(huì)集成高模塊化和高可用性的IP核(Intellectual Property core)或使用自定制的指令來加快硬件設(shè)計(jì)的速度，而當(dāng)前的模擬平臺

3、對于IP核和自定制指令的模擬支持并不理想。其原因有以下幾點(diǎn):首先，大多數(shù)IP核都使用黑盒實(shí)現(xiàn)方法，通常只能得到其功能執(zhí)行的結(jié)果，而無法獲得更詳細(xì)的微體系結(jié)構(gòu)信息，這使得其相應(yīng)的時(shí)序模擬難以進(jìn)行;其次，由于集成IP核會(huì)大大降低硬件設(shè)計(jì)的復(fù)雜度，因而SoC芯片上所集成的IP核的數(shù)目也越來越多，這需要模擬平臺深入理解每一個(gè)IP核的行為和原理并且加以模擬，顯然這是十分耗時(shí)的工作;再次，由于不同IP核的通訊接口各不相同，因而模擬平臺還需要分別設(shè)計(jì)

4、與這些IP核進(jìn)行通信的信息傳輸接口;最后，為了支持自定制新指令的模擬，通常需要修改編譯器工具鏈，這也需要大量的時(shí)間和人力資源。
　　針對這些問題，本文提出了RPSim模擬平臺，一個(gè)面向SoC軟件研發(fā)的全系統(tǒng)模擬平臺來實(shí)現(xiàn)IP核和自定制指令的迅速擴(kuò)展。本文使用軟硬件協(xié)同工作的架構(gòu)，將IP核映射到FPGA開發(fā)板上來實(shí)現(xiàn)功能和時(shí)序模擬，而后設(shè)計(jì)了準(zhǔn)確的通用信息傳輸接口，以保證各個(gè)不同IP核的正常使用，從而實(shí)現(xiàn)IP核的模擬支持。此外，本文

5、還使用可配置庫函數(shù)來支持自定制新指令的擴(kuò)展，同時(shí)準(zhǔn)確的設(shè)定其寄存器的依賴關(guān)系等信息以保證精確的時(shí)序模擬。
　　總體來說，本文的主要貢獻(xiàn)主要包括以下幾點(diǎn):
　　本文提出了一種軟硬件協(xié)同工作的架構(gòu)和通用的信息傳輸接口米實(shí)現(xiàn)IP核的迅速集成使用;
　　本文提出了一種通過使用可配置庫函數(shù)來實(shí)現(xiàn)新指令擴(kuò)展的機(jī)制。這種機(jī)制不需要修改編譯器工具鏈，因而相對來說簡單易用。
　　本文提出了一個(gè)適用于SoC軟件研發(fā)的快速原型模擬平臺