基于FPGA的片上系統(tǒng)（SoC）原型驗證的研究與實現(xiàn).pdf

1、隨著EDA(Electronic Design Automatic)技術(shù)和半導(dǎo)體制造工藝的不斷發(fā)展，系統(tǒng)芯片SoC(System on a Chip)的功能越來越強(qiáng)，器件結(jié)構(gòu)越來越復(fù)雜。根據(jù)摩爾定律，驗證的復(fù)雜度是與芯片面積的平方成正比的，隨著芯片單位面積上容量每18個月增長一倍，驗證的復(fù)雜度也會每6—9個月翻一番。驗證工作是目前SoC設(shè)計過程中最耗時費(fèi)力的一項工作，它可以占到整個設(shè)計工作量的50-80％，是當(dāng)今SoC設(shè)計的瓶頸。 因

2、此，找到一種方便、靈活、高效的驗證方法，盡快縮短產(chǎn)品的開發(fā)面市時間，以達(dá)到適應(yīng)市場需求之目的，已成為關(guān)注的焦點。 根據(jù)SoC的功能和結(jié)構(gòu)特性，除需硬件模塊之外，還需要大量的固件和軟件，如配置操作系統(tǒng)、通訊協(xié)議以及應(yīng)用程序等。由于SoC硬件模塊數(shù)目眾多、內(nèi)嵌軟件復(fù)雜，傳統(tǒng)的基于邏輯模擬的驗證方式已不再可行，特別是其在軟硬協(xié)同驗證時，模擬時間之長令人難以忍受。為了縮短SoC驗證時間，基于FPGA的快速系統(tǒng)原型(Rapid Sys

3、tem Prototype)驗證，即硬件原型和軟件原型結(jié)合驗證，已經(jīng)成為SoC設(shè)計流程中的重要手段?？焖傧到y(tǒng)原型驗證的本質(zhì)在于快速地實現(xiàn)SoC設(shè)計中的硬件模塊，讓軟件模塊在真正硬件上高速運(yùn)行，即實現(xiàn)SoC設(shè)計的軟硬件協(xié)同驗證。該技術(shù)實現(xiàn)的基礎(chǔ)是需要能夠滿足工作要求的FPGA，以及有力的設(shè)計描述及編譯工具。 目前FPGA器件在密度和復(fù)雜度上有了飛速的發(fā)展，Altera公司的Stratix系列以及Xilinx公司的Virte

4、x系列芯片可達(dá)到數(shù)百萬門的規(guī)模，對于幾百萬門的FPGA器件都嵌有微處理器、IP邏輯模塊和多個高速接口標(biāo)準(zhǔn)：如PCI Express、Rapid 10等。由于FPGA最大的特點就是具有靜態(tài)可編程的特性或在線動態(tài)重構(gòu)特性，使硬件的功能同軟件一樣可以通過編程來修改。這樣就使設(shè)計修改變得十分便利，實時性好。可以使產(chǎn)品開發(fā)周期大大縮短，開發(fā)成本降低。這些特點使得FPGA成為理想的SoC功能驗證的器件，為SoC的快速系統(tǒng)原型驗證提供了一個非常合適